注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 2G/3G多频段射频收发芯片的工作原理及应用设计

  2. 随着中国3G发展步伐的加快，3G网络建设进入规模性发展，室内覆盖成为运营商和设备系统厂商共同关注的焦点。面对未来多系统共存的状况，如何构建一个经济有效、性能稳定、功耗低、体积小且施工灵活的多网合路室内分布系统是现有运营商急需解决的问题，也是建设3G网络的焦点之一。 针对上述应用要求，广嘉设计了一款芯片BG822CX，可实现GSM900、GSM1800、GSM1900、IS-95、 TD-SCDMA、SCDMA、PHS和 WCDMA多种制式收发功能，并且采用高中频输出结构，适合于五类线传输。本产

  3. 所属分类：嵌入式

    • 发布日期：2009-06-19
    • 文件大小：5120
    • 提供者：flair9999

  1. 分别使用原理图和VHDL语言输入方法设计8位全加器

  2. 利用EDA-Ⅴ型实验箱，硬件描述语言（VHDL），及MAX-PLUSⅡ软件设计简单的8位全加器，实现功能说明中的要求。

  3. 所属分类：专业指导

    • 发布日期：2009-06-30
    • 文件大小：158720
    • 提供者：poloamor

  1. 用原理图输入法设计8位全加器

  2. 一个八位全加器可以有7个1位全加器和1个半加器构成，加法器间的进位可以串行的方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输出信号cin相连。而一个1位全加器可由半加器来完成。

  3. 所属分类：专业指导

    • 发布日期：2009-11-17
    • 文件大小：578560
    • 提供者：tzd529585047

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4194304
    • 提供者：yanlihui13579

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. 组成原理课程设计代码——完整版

  2. 序 号 实验项目 名称 实 验 内 容 学时 要求 性质 类别 所用主要仪 器及台套数 所在实验室 1 QuartusII的使用 在本次实验中，学会QuartusII软件的使用，然后利用此系统完成： 〈１〉 一位全加器设计 〈２〉 并行八位寄存器设计。 下载到实验箱上，在实验箱上验证。 必做 验证 专业基础 计算机组成原理实验箱30台 P4计算机60台 硬件基础实验室 2 层次化设计方法 在本次实验中，学会层次化设计方法，利用该方法完成： 〈１〉同步二进制计数器 〈２〉多位二进制加法器 下载到

  3. 所属分类：专业指导

    • 发布日期：2010-09-18
    • 文件大小：5120
    • 提供者：chitu1

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8388608
    • 提供者：sundyqt

  1. EDA技术 实验报告

  2. 实验一 用原理图输入方法设计8位全加器 1．实验目的和要求 本实验为综合性实验，综合了简单组合电路逻辑,MAX+plus 10.2的原理图输入方法, 层次化设计的方法等内容。其目的是通过一个8位全加器的设计熟悉EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。 2．实验原理 1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门（xnor为同或符合，相同为1，不同为0）来实现。先设计

  3. 所属分类：硬件开发

    • 发布日期：2010-12-25
    • 文件大小：448512
    • 提供者：inmyeye

  1. Verilog-HDL实践与应用系统设计

  2. Verilog-HDL实践与应用系统设计本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法;在后四章,以应用系统为例详细讲解了系统设计的全过程。书中的全部例子都给出了仿真结果,其源代码都在本书所附的CD-ROM中,并均经过验证无误。 本书的前半部分特别适合于初学者,也可作为工程技术人员的参考内容。后半部分很适合工程开发和研究人员参考。本书除了介绍Verilog-HDL

  3. 所属分类：嵌入式

    • 发布日期：2011-02-22
    • 文件大小：14680064
    • 提供者：zhlyz2003

  1. 第四章_原理图输入方法.ppt

  2. 4-1. 用原理图输入法设计8位全加器 (1) 实验目的：熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。

  3. 所属分类：嵌入式

    • 发布日期：2011-03-12
    • 文件大小：506880
    • 提供者：v_the

  1. Verilog_HDL经典教程实用手册

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2011-06-02
    • 文件大小：4194304
    • 提供者：heirfr

  1. Verilog_HDL教程.pdf

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2012-03-12
    • 文件大小：4194304
    • 提供者：lzj1987

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. 《EDA电路设计》课程结课论文备选题目

  2. 想 用程序输入方法设计一个带有异步复位和同步加载功能的十进制加法计数器。 2. 用程序输入方法设计一个16位二进制加法计数器。 3. 用原理图输入方法设计一个1位2进制全加器。 4. 用程序输入方法设计一个2选1多路选择器。 5. 用程序输入方法设计一个4选1多路选择器。 6. 用程序输入方法进行交通灯控制器设计。 7. 设计一个含有异步清零和计数使能的16位二进制加减可控计数器。 8. 用原理图输入方法设计一个2位10进制频率计。 9. 用程序输入方法设计一个8位2进制全加器。

  3. 所属分类：数据库

    • 发布日期：2012-12-04
    • 文件大小：27648
    • 提供者：feng019738

  1. VHDL 应用教程

  2. 学习VHDL的入门书籍 目录 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA.................................................................................................

  3. 所属分类：专业指导

    • 发布日期：2013-02-25
    • 文件大小：4194304
    • 提供者：trondai

  1. EDA实验指导和学习

  2. 熟悉MAX+PLUⅡ的设计过程 一位二进制全加器的VHDL设计 用原理图输入法设计8位全加器 设计含异步清零和同步时钟使能的加法计数器 数控偶数倍分频器的设计

  3. 所属分类：专业指导

    • 发布日期：2009-03-20
    • 文件大小：5242880
    • 提供者：qq315932864

  1. 18所大学计算机组成考研题

  2. 18所大学计算机组成考研题 三、（计算机组成原理）（ 15分） 某机字长32位，采用微程序控制方式，微指令字长40位，采用水平型直接控制与编码控制相结合的微指令格式、断定方式，共有微命令40个，其中有10个微命令采用直接控制方式，30个微命令采用编码控制方式，共构成4个相斥类，各包含4个、16个、8个和2个微命令，可判定的外部条件有4个（CF、ZF、SF、和OF）。 （1）设计出微指令的具体格式； （2）控制存储器容量可达到多少位？ （3）画出微程序控制器的结构框图。 　 四、（计算机组成原理

  3. 所属分类：嵌入式

    • 发布日期：2009-04-18
    • 文件大小：795648
    • 提供者：xujie95566

  1. python入门到高级全栈工程师培训 第3期 附课件代码

  2. python入门到高级全栈工程师培训视频学习资料；本资料仅用于学习，请查看后24小时之内删除。 【课程内容】 第1章 01 计算机发展史 02 计算机系统 03 小结 04 数据的概念 05 进制转换 06 原码补码反码 07 物理层和数据链路层 08 网络层和arp协议 09 传输层和应用层 第2章 01 上节课复习 02 arp协议复习 03 字符编码 第3章 01 网络基础和dos命令 02 为何学习linux 03 课程内容介绍 04 操作系统内核与系统调用 05 操作系统安装原理 0

  3. 所属分类：专业指导

    • 发布日期：2018-06-07
    • 文件大小：88
    • 提供者：sacacia

  1. 计算机组成原理复习资料.pdf

  2. 计算机组成原理的复习资料by中大，这个里边总结的东西非常独到Computer Organization and design the hardware/Software Interface Fifth editic 性能度量公式:CPU性能公式:cPU时间=指令数*cP时钟周期时间 或 cPU时间=指令数CP时钟频率 指令数:执行某程序所需的指令数量;CPl:执行某个程序段时每条指令所需的时钟周 期数;时钟周期时间:时钟频率的倒数 功耗墙:功耗( Power),功率的损耗,在单位吋间中所消耗的能

  3. 所属分类：讲义

    • 发布日期：2019-07-04
    • 文件大小：1048576
    • 提供者：weixin_38889708

  1. 8位全加器的设计解析.pdf

  2. 8位全加器的设计解析.pdf

  3. 所属分类：专业指导

    • 发布日期：2020-07-02
    • 文件大小：2097152
    • 提供者：lx250212
« 12 3 »