您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. amba4_axi v2.0

  2. amba4 axi v2.0 protocol amba_axi4-lite axi4-stream
  3. 所属分类:其它

    • 发布日期:2011-07-07
    • 文件大小:871424
    • 提供者:guoweiqust
  1. AMBA AXI protocal

  2. The AMBA AXI protocol supports high-performance, high-frequency system designs. The AXI protocol: • is suitable for high-bandwidth and low-latency designs • provides high-frequency operation without using complex bridges • meets the interface requir
  3. 所属分类:硬件开发

    • 发布日期:2012-09-07
    • 文件大小:2097152
    • 提供者:bluecarp
  1. AXI4-Lite IPIF v2.0 PDF 英文

  2. LogiCORE IP AXI4-Lite IPIF v2.0
  3. 所属分类:硬件开发

    • 发布日期:2013-07-16
    • 文件大小:935936
    • 提供者:u011421417
  1. AMBA ® AXI ™ and ACE ™ Protocol Speicification

  2. This preface introduces the AMBA AXI and ACE Protocol Specification. It contains the following sections: • About this specification on page x • Using this specification on page xi • Conventions on page xiii • Additional reading on page xv • Feedback
  3. 所属分类:硬件开发

    • 发布日期:2014-10-03
    • 文件大小:1048576
    • 提供者:eaglelau
  1. AMBA® AXI™ and ACE™ Protocol Specification

  2. AMBA AXI and ACE Protocol Specification AXI3, AXI4, and AXI4-Lite ACE and ACE-Lite
  3. 所属分类:硬件开发

    • 发布日期:2017-10-26
    • 文件大小:1048576
    • 提供者:joejoe810
  1. AXI4_Lite_master_slave源码对应分析

  2. 文档中将一个AXI4-Lite从机和一个AXI4-Lite主机结合起来,并利用vivado自带的仿真工具进行仿真。
  3. 所属分类:硬件开发

    • 发布日期:2018-06-08
    • 文件大小:746496
    • 提供者:yanxiaopan
  1. AXI4_Lite_master源码分析

  2. AXI4_Lite_master源码分析 AXI4_Lite_master源码分析 AXI4_Lite_master源码分析 AXI4_Lite_master源码分析
  3. 所属分类:硬件开发

    • 发布日期:2018-06-08
    • 文件大小:339968
    • 提供者:yanxiaopan
  1. JESD204B的AXI时序分析(对比SRIO)

  2. 本人在写JESD204B的AXI4-Lite配置接口时,发现对端口时序的理解和常规的理解不一样,因此写这篇文章以作记录,具体如下。 1.1 写时序异常 按常规理解的时序图(参照SRIO)写出来的代码,ready是因,valid是果。在仿真时发现在时钟复位配置好后,ready信号并没有按想象中一样,会先拉高来等待输入数据。ready信号是一直为0的。 检查配置情况发现配置没有错误,然后对比JESD204B ip核的demo文件仿真图,发现ready信号要先等valid信号有效后才会输出一个时钟的
  3. 所属分类:硬件开发

    • 发布日期:2018-09-22
    • 文件大小:412672
    • 提供者:u014586651
  1. 详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议

  2. 详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议,非常详细的资料
  3. 所属分类:其它

    • 发布日期:2018-10-28
    • 文件大小:1048576
    • 提供者:fcc2008
  1. vivado高层次综合手册

  2. Chapter 1: High-Level Synthesis Introduction to C-Based FPGA Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 Understanding Vivado HLS . . . . . . . . . . . . . . . . . . . . . . . . . . . .
  3. 所属分类:硬件开发

    • 发布日期:2018-11-05
    • 文件大小:10485760
    • 提供者:qq_32763149
  1. AXI4_specification.pdf

  2. AXI4英文协议,AXI是高级扩展接口,在AMBA3.0中提出,AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream AXI4.0-lite是AXI的简化版本,ACE4.0 是AXI缓存一致性扩展接口,AXI4.0-stream是ARM公司和Xilinx公司一起提出,主要用在FPGA进行以数据为主导的大量数据的传输应用。
  3. 所属分类:其它

    • 发布日期:2020-03-31
    • 文件大小:1048576
    • 提供者:weixin_43375346
  1. AMBA_axi3_axi4_axi-lite_ace_ace-lite.pdf

  2. axi协议官方版,适合学习axi4,axi3 axilite axistream的学生和工程师研究学习
  3. 所属分类:电信

    • 发布日期:2020-05-28
    • 文件大小:1048576
    • 提供者:beijing_fei
  1. AXI Advanced eXtensible Interface协议文件

  2. AXI是高级扩展接口,在AMBA3.0中提出,AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream。AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分,是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的,支持不
  3. 所属分类:互联网

    • 发布日期:2020-06-08
    • 文件大小:2097152
    • 提供者:qq_39019895
  1. USB Host Core

  2. USB 1.1 主机控制器 此 IP 内核是一个切断的 USB 主机控制器,允许与全速 (12mbps) USB 设备通信。 IP 通过 AXI4-Lite 从机登记接口访问,用于控制、状态和数据。 要发送或接收的数据存储在某些内部 FIFO中。数据通过 AXI4-Lite 从访问。没有与此 IP 关联的 DMA 。 核心功能很好,非常小,但在执行 USB 传输所需的 CPU 周期方面效率相当低。
  3. 所属分类:嵌入式

    • 发布日期:2020-06-18
    • 文件大小:14336
    • 提供者:yalsim
  1. AXI4 LITE接口模板

  2. 本文是一个关于AXI4 LITE接口的模板。
  3. 所属分类:其它

    • 发布日期:2020-08-01
    • 文件大小:20480
    • 提供者:weixin_38563525
  1. axi-master.7z

  2. 这是在ETH Zurich的PULP平台中开发的AMBA AXI协议的实现。 实现了AXI4 + ATOP和AXI4-Lite。
  3. 所属分类:电信

    • 发布日期:2020-08-09
    • 文件大小:1028096
    • 提供者:qq_37383691
  1. AXI4中文翻译详细资料.zip

  2. AXI 4 版本介绍 内有AXI 4, AXI-Lite,ACE扥等协议 i. AMBA AXI协议主要用于高性能,高频率系统设计,并且有很多特性支持AXI可以应用于高速的互连架构 最新AMBA 接口(指AXI 3)主要目标:
  3. 所属分类:硬件开发

    • 发布日期:2020-12-10
    • 文件大小:1048576
    • 提供者:vivid117
  1. poprc:Popr语言的编译器-源码

  2. Popr编译器 该项目为Popr语言实现了一个编译器。 请参阅以获取更多信息,以及有关了解语言语义的。 更多示例可以在和找到。 您可以使用在线尝试编译器。 PoprC同时针对C和Verilog。 例如,熟悉的斐波那契函数: fib: [dup 1 !] | pushl head 可以编译为Verilog并进行合成或模拟: 请注意堆栈指针(sp)。 完全支持递归,但必须有界。 这是一个工作正常的AXI4-Lite从站: stream_read_array: swap [swap
  3. 所属分类:其它

    • 发布日期:2021-01-28
    • 文件大小:532480
    • 提供者:weixin_38519660
  1. SCR1-源码

  2. SCR1 RISC-V内核 SCR1是由Syntacore设计和维护的,开源的,免费使用的RISC-V兼容MCU级内核。 它是行业级的,并且经过硅验证(包括全晶片生产),可以在所有主要的EDA流程和Verilator中直接使用,并附带大量的担保材料和文档。 主要特征 在SHL许可下开源(请参阅LICENSE文件)-允许无限制地商业使用 RV32I或RV32E ISA基础+可选的RVM和RVC标准扩展 仅机器特权模式 2至4级管线 带有16条IRQ线的可选集成可编程中断控制器 带有JTAG接口的可
  3. 所属分类:其它

    • 发布日期:2021-04-01
    • 文件大小:800768
    • 提供者:weixin_42099936