注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA/VHDL/Verilog/CPLD/及应用电子课件

  2. 1.1可编程逻辑器件概述 1.2 FPGA的设计方法与要求 1.3 FPGA的设计流程 1.3.5 嵌入微处理器的FPGA设计流程 1.4 FPGA的设计工具 2.1 Xilinx FPGA器件 2.1.2 SpartanⅡ和SpartanⅡE系列产品 2.2.1 FLEX系列产品 2.2.3 ACEX1K系列产品 2.2.7 Stratix系列产品 3.1 基于ISE5.2的输入方法 3.1.2 HDL语言输入 3.1.3 状态图输入 3.1.4 IP复用 3.2 基于Quartus的设计输

  3. 所属分类：硬件开发

    • 发布日期：2009-09-25
    • 文件大小：12582912
    • 提供者：ccpqpq

  1. Xilinx配置入门指南

  2. xilinx本应用笔记讨论的是Xilinx 的复杂可编程器件（CPLD）、现场可编程门阵列（FPGA）和PROM 系列的配置和编程选项。它示意了每个系列的最常用的一些配置方法。

  3. 所属分类：硬件开发

    • 发布日期：2009-10-30
    • 文件大小：403456
    • 提供者：hello_guy

  1. 骏龙科技内部alera文章

  2. 本文件是骏龙科技内部alera文章，主要讲解了alera公司出的各种软件的一些使用及说明。文献列表： 1.Altera与Xilinx两家FPGA同在一个JTAG链中的配置方法_王晓斌 2.Cyclone 与Spartan-3对比 3.JTAG控制电路的研究_邓旭 4.MAX II的安全保密性能_王晓斌 5.Modelsim6.0 PLL仿真步骤_王晓斌 6.Quartus II管脚锁定后的检查方法_王晓斌 7.Quartus II中上拉电阻的设置方法_王晓斌 8.QuartusII软件中时钟F

  3. 所属分类：硬件开发

    • 发布日期：2010-08-07
    • 文件大小：4194304
    • 提供者：ppabcdqq

  1. FPGA数字电子系统设计与开发实例导航

  2. 可编程逻辑器件（Programmable Logic Device）可以完全由用户通过软件进行配置和编 程，从而完成某种特定的逻辑功能。它是20 世纪70 年代在ASIC 设计的基础上发展起来的新 型逻辑器件，经过80 年代的发展，PLD 行业初步形成，而进入90 年代，可编程逻辑器件成为 半导体领域中发展最快的产品之一。 使用可编程逻辑器件不但能够节省设计面积，而且使得设计具有很强的灵活性。随着可编 程逻辑器件设计技术的发展，每个逻辑器件中门电路的数量愈来愈多，一个逻辑器件就可以完 成本来要

  3. 所属分类：硬件开发

    • 发布日期：2011-05-30
    • 文件大小：5242880
    • 提供者：xclfang

  1. 远程升级FPGA固件方法

  2. 介绍基于 SRAM 工艺的 FPGA 器件的配置方法。 结合嵌入式处理器应用, 设计一种使用 CPLD 器件及通用大容量 Flash 的 FPGA 远程系统升级方法。 最后对该方法在系统性能、复杂度和经济性等方面的优越性进行了比较和分析

  3. 所属分类：硬件开发

    • 发布日期：2018-08-31
    • 文件大小：149504
    • 提供者：luokaizai1

  1. 基于对EPCS在线编程的FPGA可重构方法

  2. 绍了一种基于对EPCS配置芯片在线编程方式实现的FPGA可重构方案。这种可重构方案主要是通过开发CPLD器件对EPCS系列的配置芯片进行在线重新烧写用户所需要的配置程序,从而达到重构FPGA系统的目的。文中详细地描述了这种FPGA可重构方案的设计思路以及实现方法。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：92160
    • 提供者：weixin_38638002

  1. Leon3软核的FPGA SelectMap接口配置设计

  2. 摘要：与通常采用外围的CPLD器件和CPU来产生配置接口控制逻辑的方法不同，本文设计了采用嵌入到FPGA的Leon3开源CPU软核来控制实现Virtex系列FPGA的SelectMap接口配置的方法，可将其应用于对FPGA芯片的在线配置。该方

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：236544
    • 提供者：weixin_38503233

  1. Leon3开源CPU软核的FPGA SelectMap接口配置

  2. 与通常采用外围的CPLD器件和CPU来产生配置接口控制逻辑的方法不同，本文设计了采用嵌入到FPGA的Leon3开源CPU软核来控制实 现Virtex系列FPGA的SelectMap接口配置的方法，可将其应用于对FPGA芯片的在线配置。该方法设计成本低，不局限于某一类型的FPGA 芯片，减少了外围分立元件的使用，增强了设计的灵活性。仿真结果表明该设计满足SelectMap接口配置所需控制逻辑要求，可以完成FPGA的并行配 置。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：154624
    • 提供者：weixin_38687807

  1. EDA/PLD中的CPLD/FPGA器件的配置方法

  2. CPLD和FPGA都支持边界扫描（JTAG）模式，JTAG端口用于边界扫描测试、器件配置、应用诊断等，符合IEEE 1532/IEEE 1149，1规范。每个CPLD/FPGA器件都有专用的JTAG端口，JTAG端口有4个引脚，具体描述见表1。 　　通过JTAG下载线将CPLD/FPGA器件与计算机连接起来，就可以将配置文件下载到器件中，如图1所示。图2给出一个系统中同时存在CPLD、FPGA和配置芯片时JTAG连线的结构图，可以分别将对应的配置文件下载到这些器件里。            

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：246784
    • 提供者：weixin_38726007

  1. EDA/PLD中的一种高档FPGA可重构配置方法

  2. 基于软件无线电的某机载多模式导航接收机能较好地解决导航体制不兼容对飞行保障区域的限制，但由于各体制信号差异较大，各自实现其硬件将相当庞大，若对本系统中数字信号处理的核心 FPGA芯片使用可重构的配置方法，将导航接收机的多种模式以时分复用的方式得以实现，可以重复利用 FPGA的硬件资源，达到了缩小体积，减小功耗，增加灵活性和降低系统硬件复杂程度等目的。本系统中的核心器件是新一代高档 FPGA，适合于计算量大的数字信号处理，包含实现数字信号处理的 DSP块、数字锁相环、硬件乘法器以及各种接口等多项技

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：188416
    • 提供者：weixin_38535428

  1. EDA/PLD中的基于可编程逻辑器件的数字电路设计

  2. 可编程逻辑器件PLD(Programmable Logic De-vice)是一种数字电路，它可以由用户来进行编程和进行配置，利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件(编程器)可以对其进行编程，从而实现特定的逻辑功能。可编程逻辑器件自20世纪70年代初期以来经历了从PROM，PLA，PAL，GAL到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。 　　随着数字集成电路的不断更新和换代，特

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：207872
    • 提供者：weixin_38522029

  1. EDA/PLD中的基于对EPCS在线编程的FPGA可重构方法

  2. 0 引言 　　可重构体系结构已经成为FPGA系统开发的研究热点，并已有许多令人瞩目的研究成果及产品应用。FPGA可重构的应用为用户提供了方便的系统升级模式，同时也实现了基于相同硬件系统的不同工作模式功能。在当今快速发展的市场环境条件下，产品是否便于现场升级，是否便于灵活使用无疑是产品能否进入市场的关键因素，FPGA的可重构设计显得尤为重要。 　　目前，很多可重构的设计方式都采用单片机、CPLD等器件直接对FPGA器件进行编程配置，从而实现系统工作模式的可重构。本设计则通过开发CPLD先对FP

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：253952
    • 提供者：weixin_38684743

  1. EDA/PLD中的基于ARM＋FPGA的重构控制器设计

  2. 可重构技术是指利用可重用的软硬件资源，根据不同的应用需求，灵活地改变自身体系结构的设计方法。常规SRAM工艺的FPGA都可以实现重构，利用硬件复用原理，本文设计的可重构控制器采用ARM核微控制器作为主控制器，以FPGA芯片作为协处理器配合主控制器工作。用户事先根据需求设计出不同的配置方案，并存储在重构控制器内部的存储器中，上电后，重构控制器就可以按需求将不同设计方案分时定位到目标可编程器件内，同时保持其他部分电路功能正常，实现在系统灵活配置，提高系统工作效率。 　　1 SVF格式配置文件 　

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：174080
    • 提供者：weixin_38618540

  1. 大咖详谈FPGA，简介、工作原理等

  2. 工作原理与简介　　如前所述，是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。　　由于需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。查找表可以很好地满足这一要求，目前主流FPGA都采用了基于SRAM工艺的查找表结构，也有一些军品和宇航级FPGA采用Flash或者熔丝与反熔丝工艺的查找表结构

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：168960
    • 提供者：weixin_38588854

  1. 可编程逻辑器件改变数字系统设计方法

  2. 0 引 言 可编程逻辑器件PLD（Programmable Logic De-vice）是一种数字电路，它可以由用户来进行编程和进行配置，利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件（编程器）可以对其进行编程，从而实现特定的逻辑功能。可编程逻辑器件自20世纪70年代初期以来经历了从PROM，PLA，PAL，GAL到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：477184
    • 提供者：weixin_38680308

  1. CPLD/FPGA器件的配置方法

  2. CPLD和FPGA都支持边界扫描（JTAG）模式，JTAG端口用于边界扫描测试、器件配置、应用诊断等，符合IEEE 1532/IEEE 1149，1规范。每个CPLD/FPGA器件都有专用的JTAG端口，JTAG端口有4个引脚，具体描述见表1。 　　通过JTAG线将CPLD/FPGA器件与计算机连接起来，就可以将配置文件到器件中，如图1所示。图2给出一个系统中同时存在CPLD、FPGA和配置芯片时JTAG连线的结构图，可以分别将对应的配置文件到这些器件里。                 

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：351232
    • 提供者：weixin_38588854

  1. 基于可编程逻辑器件的数字电路设计

  2. 可编程逻辑器件PLD(Programmable Logic De-vice)是一种数字电路，它可以由用户来进行编程和进行配置，利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件(编程器)可以对其进行编程，从而实现特定的逻辑功能。可编程逻辑器件自20世纪70年代初期以来经历了从PROM，PLA，PAL，GAL到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。 　　随着数字集成电路的不断更新和换代，特

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：280576
    • 提供者：weixin_38570202

  1. 一种FPGA可重构配置方法

  2. 基于软件无线电的某机载多模式导航接收机能较好地解决导航体制不兼容对飞行保障区域的限制，但由于各体制信号差异较大，各自实现其硬件将相当庞大，若对本系统中数字信号处理的 FPGA芯片使用可重构的配置方法，将导航接收机的多种模式以时分复用的方式得以实现，可以重复利用 FPGA的硬件资源，达到了缩小体积，减小功耗，增加灵活性和降低系统硬件复杂程度等目的。本系统中的器件是新一代 FPGA，适合于计算量大的数字信号处理，包含实现数字信号处理的 DSP块、数字锁相环、硬件乘法器以及各种接口等多项技术，支持远程

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：239616
    • 提供者：weixin_38722193

  1. 基于对EPCS在线编程的FPGA可重构方法

  2. 0 引言 　　可重构体系结构已经成为FPGA系统开发的研究热点，并已有许多令人瞩目的研究成果及产品应用。FPGA可重构的应用为用户提供了方便的系统升级模式，同时也实现了基于相同硬件系统的不同工作模式功能。在当今快速发展的市场环境条件下，产品是否便于现场升级，是否便于灵活使用无疑是产品能否进入市场的关键因素，FPGA的可重构设计显得尤为重要。 　　目前，很多可重构的设计方式都采用单片机、CPLD等器件直接对FPGA器件进行编程配置，从而实现系统工作模式的可重构。本设计则通过开发CPLD先对FP

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：338944
    • 提供者：weixin_38725623

  1. 基于ARM＋FPGA的重构控制器设计

  2. 可重构技术是指利用可重用的软硬件资源，根据不同的应用需求，灵活地改变自身体系结构的设计方法。常规SRAM工艺的FPGA都可以实现重构，利用硬件复用原理，本文设计的可重构控制器采用ARM核微控制器作为主控制器，以FPGA芯片作为协处理器配合主控制器工作。用户事先根据需求设计出不同的配置方案，并存储在重构控制器内部的存储器中，上电后，重构控制器就可以按需求将不同设计方案分时定位到目标可编程器件内，同时保持其他部分电路功能正常，实现在系统灵活配置，提高系统工作效率。 　　1 SVF格式配置文件 　

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：216064
    • 提供者：weixin_38656103
« 12 »