注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 嵌入式系统硬件设计课件珍藏

  2. 硬件基础知识 围绕嵌入式微处理器的设计，微处理器的简介 存储器和存储接口 串行口 TIMER和PWM,RTC,Watchdog和GPIO AD和DA接口 电源系统设计 液晶显示 接口 USB 接口 FPGA、CPLD的设计 其他接口设计 硬件设计流程 器件选型 原理图的设计 PCB的设计 案例 调试方法 FPGA/CPLD 设计流程

  3. 所属分类：硬件开发

    • 发布日期：2009-06-06
    • 文件大小：3145728
    • 提供者：xinlele

  1. Verilog HDL程序设计与实践--云创工作室编著

  2. 有点大，分为两部分（上和下），还有一个超星阅读器 第1章　EDA设计与Verilog　HDL语言概述 　　1.1　EDA设计概述 　　1.1.1　EDA技术简介 　　1.1.2　EDA与传统电子系统设计方法 　　1.1.3　可编程逻辑器件对EDA技术的要求 　　1.2　Verilog　HDL语言简介 　　1.2.1　硬件描述语言说明 　　1.2.2　Verilog　HDL语言的历史 　　1.2.3　Verilog　HDL语言的能力 　　1.2.4　Verilog　HDL和VHDL语言的比较 　

  3. 所属分类：嵌入式

    • 发布日期：2009-08-04
    • 文件大小：14680064
    • 提供者：kygreen

  1. FPGA/CPLD设计全流程

  2. FPGA设计全流程讲述了设计的过程，希望对大家有帮助！

  3. 所属分类：硬件开发

    • 发布日期：2009-08-28
    • 文件大小：241664
    • 提供者：gaoguantao

  1. FPGA/VHDL/Verilog/CPLD/及应用电子课件

  2. 1.1可编程逻辑器件概述 1.2 FPGA的设计方法与要求 1.3 FPGA的设计流程 1.3.5 嵌入微处理器的FPGA设计流程 1.4 FPGA的设计工具 2.1 Xilinx FPGA器件 2.1.2 SpartanⅡ和SpartanⅡE系列产品 2.2.1 FLEX系列产品 2.2.3 ACEX1K系列产品 2.2.7 Stratix系列产品 3.1 基于ISE5.2的输入方法 3.1.2 HDL语言输入 3.1.3 状态图输入 3.1.4 IP复用 3.2 基于Quartus的设计输

  3. 所属分类：硬件开发

    • 发布日期：2009-09-25
    • 文件大小：12582912
    • 提供者：ccpqpq

  1. Altera FPGA\CPLD设计（基础篇）-part1

  2. 第1章 FPGA/CPLD简介 1.1 可编程逻辑设计技术简介 1.1.1 可编程逻辑器件发展简史 1.1.2 可编程逻辑器件分类 1.2 FPGA/CPLD的基本结构 1.2.1 FPGA的基本结构 1.2.2 CPLD的基本结构 1.2.3 FPGA和CPLD的比较 1.3 FPGA/CPLD的设计流程 1.4 FPGA/CPLD的常用开发工具 1.5 下一代可编程逻辑设计技术展望 1.5.1 下一代可编程逻辑器件硬件上的四大发展趋势 1.5.2 下一代EDA软件设计方法发展趋势 1.6

  3. 所属分类：硬件开发

    • 发布日期：2009-10-14
    • 文件大小：13631488
    • 提供者：love_liu

  1. Altera FPGA\CPLD设计（基础篇）-part2

  2. 第1章 FPGA/CPLD简介 1.1 可编程逻辑设计技术简介 1.1.1 可编程逻辑器件发展简史 1.1.2 可编程逻辑器件分类 1.2 FPGA/CPLD的基本结构 1.2.1 FPGA的基本结构 1.2.2 CPLD的基本结构 1.2.3 FPGA和CPLD的比较 1.3 FPGA/CPLD的设计流程 1.4 FPGA/CPLD的常用开发工具 1.5 下一代可编程逻辑设计技术展望 1.5.1 下一代可编程逻辑器件硬件上的四大发展趋势 1.5.2 下一代EDA软件设计方法发展趋势 1.6

  3. 所属分类：硬件开发

    • 发布日期：2009-10-14
    • 文件大小：7340032
    • 提供者：love_liu

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-5 LX/LXT平台简介　12 1.2.3　Virtex-5核心技术　15

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：45088768
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第1页到76页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：18874368
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第77页到140页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virte

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：19922944
    • 提供者：jiemizhe000

  1. 《EDA技术》课程设计 多功能电子钟的设计

  2. 1．本课程设计的目的 （1） 掌握EDA技术及CPLD/FPGA的开发流程 （2） 掌握自顶向下的设计思想，， （3） 掌握实用电子钟的设计原理 （4） 掌握系统设计的分析方法 （5） 提高学生的科技论文写作能力。

  3. 所属分类：硬件开发

    • 发布日期：2009-12-16
    • 文件大小：391168
    • 提供者：smw880127

  1. 基于CPLD_FPGA的数字通信系统建模与设计

  2. 通信系统建模的整个流程以及各个部分的详解说明 称得上是一本好书

  3. 所属分类：硬件开发

    • 发布日期：2010-01-25
    • 文件大小：14680064
    • 提供者：lonely09baby

  1. 第二章_EDA流程与工具 .ppt

  2. 本章首先介绍FPGA/CPLD开发和ASIC设计的流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后就QuartusII的基本情况和EDA重用模块IP作一简述。

  3. 所属分类：嵌入式

    • 发布日期：2011-03-12
    • 文件大小：628736
    • 提供者：v_the

  1. 面向Xilinx用户的Altera设计流程

  2. 面向Xilinx用户的Altera设计流程

  3. 所属分类：硬件开发

    • 发布日期：2011-03-16
    • 文件大小：1048576
    • 提供者：iclover

  1. Xilinx公司ISE10.1软件及简单设计流程介绍

  2. Xilinx公司ISE10.1软件及简单设计流程介绍

  3. 所属分类：硬件开发

    • 发布日期：2011-05-13
    • 文件大小：1048576
    • 提供者：barca003

  1. EDA设计流程及其工具

  2. EDA设计流程及其工具. 本章首先介绍FPGA/CPLD开发和ASIC设计的流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后就MAX+plusII的基本情况和EDA重用模块IP作一简述。

  3. 所属分类：专业指导

    • 发布日期：2011-12-18
    • 文件大小：396288
    • 提供者：q385830582

  1. FPGA CPLD中常见模块设计

  2. FPGA CPLD 模块的设计 锁相环的设计流程 以及部分代码

  3. 所属分类：硬件开发

    • 发布日期：2012-01-08
    • 文件大小：297984
    • 提供者：wuyz000

  1. CPLD实验报告

  2. (1).掌握Verilog HDL模块的基本结构。 (2).掌握计数器的设计方法。 (3).掌握基于Quartus II的CPLD/FPGA开发流程。 (4).实验要求完成模24计数器程序设计，并完成Modelsim仿真

  3. 所属分类：其它

    • 发布日期：2015-04-19
    • 文件大小：287744
    • 提供者：qq_27522097

  1. FPGA/CPLD设计流程

  2. FPGA/CPLD设计流程：1.电路设计与输入；2.功能仿真 又名：前仿真；3.综合优化；4.综合后仿真；5.实现与布局布线；6.时序仿真 又名：后仿真；7.调试

  3. 所属分类：其它

    • 发布日期：2020-08-03
    • 文件大小：41984
    • 提供者：weixin_38665822

  1. EDA/PLD中的CPLD/FPGA器件的开发过程

  2. 实现PLD器件功能最关键的技术是计算机辅助设计（CAD）。CAD技术和设计软件及开发环境对于 CPLD/FPGA的设计至关重要，尤其是FPGA器件更依赖于开发软件，CPLD/FPGA器件厂商都推出了自己的集成 开发环境（IDE），Xilinx公司最新的IDE为ISE 9.1，Altera公司的IDE为QUARTUS II。应用这些IDE软件 ，可以实施以下任务：初始的设计输人、综合、实现（包括翻译、映射、布局布线）、仿真验证及器件的 下载配置，来完成完整的设计流程，如图1所示。 图1    G

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：56320
    • 提供者：weixin_38551431

  1. CPLD/FPGA器件的开发过程

  2. 实现PLD器件功能关键的技术是计算机辅助设计（CAD）。CAD技术和设计软件及开发环境对于 CPLD/FPGA的设计至关重要，尤其是FPGA器件更依赖于开发软件，CPLD/FPGA器件厂商都推出了自己的集成 开发环境（IDE），Xilinx公司的IDE为ISE 9.1，Altera公司的IDE为QUARTUS II。应用这些IDE软件 ，可以实施以下任务：初始的设计输人、综合、实现（包括翻译、映射、布局布线）、仿真验证及器件的 配置，来完成完整的设计流程，如图1所示。 图1    GPLD/F

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：63488
    • 提供者：weixin_38672815
« 12 3 4 »