注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. ALTERA CPLD器件的配置与下载.doc

  2. ALTERA CPLD器件的配置方式主要分为两大类：主动配置方式和被动方式。主动配置方式由CPLD器件引导配置操作过程，它控制着外部存储器和初始化过程；而被动配置方式由外部计算机或控制器控制配置过程。根据数据线的多少又可以将CPLD器件配置方式分为并行配置和串行配置两类。经过不同组合就得到四种配置方式：主动串行配置（AS）、被动串行（PS）、被动并行同步（PPS）、被动并行异步（PPA）。我们没有必要对每一种配置方式都进行讲述，而是详细地来讲讲我们实验室中经常使用的方式：被动串行配置方式(PS

  3. 所属分类：专业指导

    • 发布日期：2010-03-25
    • 文件大小：63488
    • 提供者：huweitanling

  1. ACEX 1K系列CPLD配置方法探讨

  2. 绍ACEX 1K系列器件的配置方法,对几种方法进行了分析对比,并着重论述了应用配置器件配置 ACEX 1K系列器件的优点。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：79872
    • 提供者：weixin_38632247

  1. IIC总线通讯接口器件的CPLD实现

  2. 绍了采用ALTERA公司的可编程器件EPF10K10LC84-3实现IIC总线的通讯接口的基本原理,并给出了部分的VHDL语言描述。该通讯接口与专用的接口芯片相比,具有使用灵活、系统配置方便的特点。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：67584
    • 提供者：weixin_38705873

  1. 基于单片机的复杂编程逻辑器件快速配置方法

  2. 绍基于SRAM的可重配置CPLD的原理，通过对多种串行配置的比较，提出了由单片机和FLASH存储器组成的串行配置方式，并从系统复杂度、可靠性和经济性等方面进行了比较和分析。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：95232
    • 提供者：weixin_38608688

  1. EDA/PLD中的CPLD/FPGA器件的配置方法

  2. CPLD和FPGA都支持边界扫描（JTAG）模式，JTAG端口用于边界扫描测试、器件配置、应用诊断等，符合IEEE 1532/IEEE 1149，1规范。每个CPLD/FPGA器件都有专用的JTAG端口，JTAG端口有4个引脚，具体描述见表1。 　　通过JTAG下载线将CPLD/FPGA器件与计算机连接起来，就可以将配置文件下载到器件中，如图1所示。图2给出一个系统中同时存在CPLD、FPGA和配置芯片时JTAG连线的结构图，可以分别将对应的配置文件下载到这些器件里。            

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：246784
    • 提供者：weixin_38726007

  1. EDA/PLD中的CPLD/FPGA器件的开发过程

  2. 实现PLD器件功能最关键的技术是计算机辅助设计（CAD）。CAD技术和设计软件及开发环境对于 CPLD/FPGA的设计至关重要，尤其是FPGA器件更依赖于开发软件，CPLD/FPGA器件厂商都推出了自己的集成 开发环境（IDE），Xilinx公司最新的IDE为ISE 9.1，Altera公司的IDE为QUARTUS II。应用这些IDE软件 ，可以实施以下任务：初始的设计输人、综合、实现（包括翻译、映射、布局布线）、仿真验证及器件的 下载配置，来完成完整的设计流程，如图1所示。 图1    G

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：56320
    • 提供者：weixin_38551431

  1. EDA/PLD中的基于可编程逻辑器件的数字电路设计

  2. 可编程逻辑器件PLD(Programmable Logic De-vice)是一种数字电路，它可以由用户来进行编程和进行配置，利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件(编程器)可以对其进行编程，从而实现特定的逻辑功能。可编程逻辑器件自20世纪70年代初期以来经历了从PROM，PLA，PAL，GAL到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。 　　随着数字集成电路的不断更新和换代，特

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：207872
    • 提供者：weixin_38522029

  1. EDA/PLD中的CoolRunner-II器件的输入/输出模块

  2. 输入／输出模块(I/O Block)用于实现功能模块与输入/输出引脚之间的连接。与其他厂家的CPLD相比，CoolRunner-II器件的输入/输出特性包括速度、功耗及接口标准等方面都有较大的改进和提高，特别是至少两个Bank的分块结构(借鉴了FPGA的IOB结构)极大地提高了系统设计的灵活性。每个块有自己独立的工作电压和参考电源，可灵活地用于不同的接口标准。I/O Block结构如图1所示。任何一个输入/输出引脚都可以被配置成参考电源(VREF)输入引脚，以便适应SSTL2-1、SSTL3-1

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：196608
    • 提供者：weixin_38697753

  1. 单片机与DSP中的基于单片机的复杂可编程逻辑器件快速配置方法

  2. 摘要：介绍基于SRAM的可重配置CPLD的原理，通过对多种串行配置的比较，提出了由单片机和FLASH存储器组成的串行配置方式，并从系统复杂度、可靠性和经济性等方面进行了比较和分析。     关键词：复杂可编程逻辑器件 静态随机存储器 被动串行 基于SRAM（静态随机存储器）的可重配置PLD（可编程逻辑器件）的出现，为系统设计者动态改变运行电路中PLD的逻辑功能创造了条件。PLD使用SRAM单元来保存配置数据。这些配置数据决定了PLD内部的互连关系和逻辑功能，改变这些数据，也就改变了器件的逻

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：104448
    • 提供者：weixin_38727928

  1. EDA/PLD中的用单片机配置CPLD器件

  2. ALTERA公司的可编程序逻辑器件APEX20K、FLEX10K和FLEX6000虽应用广泛，但由于其内部采用SRAM存储配置数据，每次系统上电时，必须用配置芯片对其进行配置，只有在配置正确的情况下，系统才能正常工作。配置芯片是一个能产生配置时序的ROM，分为一次编程型和可擦除型两种，一次编程型芯片只能写入一次，不适合开发阶段反复调试和修改，可擦除型芯片价格昂贵且擦写次数有限(100次左右)，增加了开发成本。而且，由于ALTERA公司提供的配置芯片容量有限，对于容量很大的可编程逻辑器件，需要一片

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：87040
    • 提供者：weixin_38543120

  1. EDA/PLD中的CPLD器件的在系统动态配置

  2. 摘要：介绍一种利用微控制器动态配置CPLD器件的方法。将配置文件存放在存储器中，配置文件中的控制代码驱动在微处理器中运行的配置引擎；将配置文件中的配置信息通过JTAG口移入CPLD，实现器件的动态配置；通过更换存储器中配置文件，达到同一器件实现不同功能的目的。这种方法为嵌入式系统升通读重构提供了一种新的思路，将来一定会得到广泛应用。 关键词：ISP 在系统可编程技术 动态配置 CPLD引言随着应用的不断深入，嵌入式系统升级的问题摆在了人们面前。在这种背景下ISP技术应运而生。在系统可编程I

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：107520
    • 提供者：weixin_38703895

  1. 单片机与DSP中的基于单片机的 复杂可编程逻辑器件快速配置方法

  2. 摘要：介绍基于SRAM的可重配置CPLD的原理，通过对多种串行配置的比较，提出了由单片机和FLASH存储器组成的串行配置方式，并从系统复杂度、可靠性和经济性等方面进行了比较和分析。 关键词：复杂可编程逻辑器件 静态随机存储器 被动串行基于SRAM（静态随机存储器）的可重配置PLD（可编程逻辑器件）的出现，为系统设计者动态改变运行电路中PLD的逻辑功能创造了条件。PLD使用SRAM单元来保存配置数据。这些配置数据决定了PLD内部的互连关系和逻辑功能，改变这些数据，也就改变了器件的逻辑功能。由

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：101376
    • 提供者：weixin_38721398

  1. EDA/PLD中的FPGA的配置及接口电路

  2. 与CPLD不同，FPGA是基于门阵列方式为用户提供可编程资源的，其内部逻辑结构的形成是由配置数据决定的。这些配置数据通过外部控制电路或微处理器加载到FPGA内部的SRAM中，由于SRAM的易失性，每次上电时，都必须对FPGA进行重新配置，在不掉电的情况下，这些逻辑结构将会始终被保持，从而完成用户编程所要实现的功能。 　　FPGA的配置方式分为主动式和被动式，数据宽度有8位并行方式和串行方式两种。在主动模式下，FPGA在上电后，自动将配置数据从相应的外存储器读入到SRAM中，实现内部结构映射；而

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：83968
    • 提供者：weixin_38690545

  1. EDA/PLD中的CPLD器件在单片机控制器中的使用

  2. 摘要：CPLD器件与单片机结合，可以优势互补，组成灵活的、硬软件都可现场编程的控制器，缩短开发周期，适应市场需要。结合实际工作的经验，介绍单片机系统采用CPLD器件时的几种输入输出接口形式，分析典型的单片机系统框图以及相应的外围线路；并且对CPLD器件用原理图输入方式设计实际的数字电路，同时给出了仿真波形。 　　关键词：CPLD/FPGA器件；单片机；输入输出接口；模拟信号 　　自动控制的对象五花八门、品种繁多，要求控制器能够模块化、标准化、灵活配置；进入商品经济时代，允许设计者的开发周期

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：211968
    • 提供者：weixin_38623707

  1. 用单片机配置CPLD器件

  2. 引言ALTERA公司的可编程序逻辑器件APEX20K、FLEX10K和FLEX6000虽应用广泛，但由于其内部采用SRAM存储配置数据，每次系统上电时，必须用配置芯片对其进行配置，只有在配置正确的情况下，系统才能正常工作。配置芯片是一个能产生配置时序的ROM，分为一次编程型和可擦除型两种，一次编程型芯片只能写入一次，不适合开发阶段反复调试和修改，可擦除型芯片价格昂贵且擦写次数有限(100次左右)，增加了开发成本。而且，由于ALTERA公司提供的配置芯片容量有限，对于容量很大的可编程逻辑器件，需要

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：106496
    • 提供者：weixin_38631182

  1. CPLD器件在单片机控制器中的使用

  2. 摘要：CPLD器件与单片机结合，可以优势互补，组成灵活的、硬软件都可现场编程的控制器，缩短开发周期，适应市场需要。结合实际工作的经验，介绍单片机系统采用CPLD器件时的几种输入输出接口形式，分析典型的单片机系统框图以及相应的外围线路；并且对CPLD器件用原理图输入方式设计实际的数字电路，同时给出了仿真波形。 　　关键词：CPLD/FPGA器件；单片机；输入输出接口；模拟信号 　　自动控制的对象五花八门、品种繁多，要求控制器能够模块化、标准化、灵活配置；进入商品经济时代，允许设计者的开发周期

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：247808
    • 提供者：weixin_38735570

  1. CoolRunner-II器件的输入/输出模块

  2. 输入／输出模块(I/O Block)用于实现功能模块与输入/输出引脚之间的连接。与其他厂家的CPLD相比，CoolRunner-II器件的输入/输出特性包括速度、功耗及接口标准等方面都有较大的改进和提高，特别是至少两个Bank的分块结构(借鉴了FPGA的IOB结构)极大地提高了系统设计的灵活性。每个块有自己独立的工作电压和参考电源，可灵活地用于不同的接口标准。I/O Block结构如图1所示。任何一个输入/输出引脚都可以被配置成参考电源(VREF)输入引脚，以便适应SSTL2-1、SSTL3-1

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：248832
    • 提供者：weixin_38545485

  1. CPLD/FPGA器件的开发过程

  2. 实现PLD器件功能关键的技术是计算机辅助设计（CAD）。CAD技术和设计软件及开发环境对于 CPLD/FPGA的设计至关重要，尤其是FPGA器件更依赖于开发软件，CPLD/FPGA器件厂商都推出了自己的集成 开发环境（IDE），Xilinx公司的IDE为ISE 9.1，Altera公司的IDE为QUARTUS II。应用这些IDE软件 ，可以实施以下任务：初始的设计输人、综合、实现（包括翻译、映射、布局布线）、仿真验证及器件的 配置，来完成完整的设计流程，如图1所示。 图1    GPLD/F

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：63488
    • 提供者：weixin_38672815

  1. CPLD/FPGA器件的配置方法

  2. CPLD和FPGA都支持边界扫描（JTAG）模式，JTAG端口用于边界扫描测试、器件配置、应用诊断等，符合IEEE 1532/IEEE 1149，1规范。每个CPLD/FPGA器件都有专用的JTAG端口，JTAG端口有4个引脚，具体描述见表1。 　　通过JTAG线将CPLD/FPGA器件与计算机连接起来，就可以将配置文件到器件中，如图1所示。图2给出一个系统中同时存在CPLD、FPGA和配置芯片时JTAG连线的结构图，可以分别将对应的配置文件到这些器件里。                 

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：351232
    • 提供者：weixin_38588854

  1. 基于可编程逻辑器件的数字电路设计

  2. 可编程逻辑器件PLD(Programmable Logic De-vice)是一种数字电路，它可以由用户来进行编程和进行配置，利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件(编程器)可以对其进行编程，从而实现特定的逻辑功能。可编程逻辑器件自20世纪70年代初期以来经历了从PROM，PLA，PAL，GAL到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。 　　随着数字集成电路的不断更新和换代，特

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：280576
    • 提供者：weixin_38570202
« 12 3 4 5 6 7 »