注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. TI-TMS320DM365原厂原理图-详细使用说明书

  2. TI 开发板原厂资料，有DM365的原理图，DM365开发板详细使用说明，跳线使用说明、开发板CPLD寄存器使用说明。

  3. 所属分类：硬件开发

    • 发布日期：2013-08-10
    • 文件大小：2097152
    • 提供者：bdzhoutao

  1. 基于CPLD和VS1011E解码器的电梯语音系统设计

  2. 目前,大多数电梯楼层语音系统都采用专门语音器件,但缺陷多。针对这种情况,设计了一种基于CPLD和VS1011E解码器的电梯语音系统,该系统主要采用STC89C58RD+C、CPLD、VS1011E和Flash技术,控制器按照输入的信息,向CPLD发出控制命令和传送数据,CPLD根据接收到的命令按照逻辑规则读写Flash并对MP3设定内部控制寄存器和传送音频数据,MP3输出的模拟信号直接驱动外接功率放大器,实现了电梯语音服务的智能化和自动化。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：97280
    • 提供者：weixin_38534683

  1. 电源问题使得CPLD寄存器清零

  2. 最近做了一个关于CPLD的项目，其实也可以使用FPGA，但是为了成本就利用了CPLD，结果编译程序，时钟约束都是正常的，但是程序运行一段时间后出现异常，但是异常出现时间都不确定，最初还以为是自己程序的问题，改呀改呀，但是还是出现那个异常。郁闷了几天。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：43008
    • 提供者：weixin_38651983

  1. RFID技术中的FPGA和CPLD内部自复位电路设计方案

  2. 本文描述了复位的定义，分类及不同复位设计的影响，并讨论了针对FPGA和CPLD的内部自复位方案。 　　1、定义 　　复位信号是一个脉冲信号，它会使设计的电路进入设定的初始化状态，一般它作用于寄存器，使寄存器初始化为设定值；其脉冲有效时间长度必须大于信号到达寄存器的最大时延，这样才有可能保证复位的可靠性。 　　下面将讨论FPGA/CPLD的复位电路设计。 　　2、分类及不同复位设计的影响 　　根据电路设计，复位可分为异步复位和同步复位。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：146432
    • 提供者：weixin_38683848

  1. EDA/PLD中的关于Verilog简易UART的FPGA/CPLD实现

  2. 测试平台：MACHXO640 　　可编程语言：Verilog 　　随机测试：是 　　波特率：9600 　　误码率：<1%oooooo 　　目标：在xo640上实现一个简单的Uart，能够解析串口数据，并在寄存器中存储，用FIFO实现数据的传递。那么后期可以通过开发板上的串口经CPLD访问各种数据。比如PC=CPLD=EEPROM等等，极大方便后期的开发和调试。 　　下面介绍一下重点： 　　1、Speed波特率及采样设置 　　这里的原理是：根据实际的波特率和板卡所使用的晶振频

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：53248
    • 提供者：weixin_38554781

  1. DM642和CPLD外部中断的寄存器式键盘设计

  2. 摘要：介绍了一种采用DM642和CPLD相配合的扩展键盘方法。CPLD管理键盘电路中的芯片逻辑，DM642的外部中断监控按键的状态。简单阐述了键盘的分类，给出系统的硬件电路原理图，在CCS软件中调试程序方法。仿真结果表明，

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：327680
    • 提供者：weixin_38652270

  1. 利用DSP和CPLD增强数据采集的可扩展性

  2. DSP虽然在算法处理上功能很强大，但其控制功能是非常弱的;而CPLD本身并不具有内部寄存器，虽然可以用CPLD的逻辑块来实现寄存器，但是这将耗费大量的CPLD资源。然而，CPLD的强项在于时序和逻辑控制。本文介绍的多路数据采集系统就是充分利用了DSP和CPLD的优点，将多个A/D转换单元通过CPLD映射到DSP的I/O地址空间，利用CPLD屏蔽A/D转换的初始化以及读写操作过程，使得DSP可以透过CPLD这个"黑匣子"快速、准确地获取数据。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：195584
    • 提供者：weixin_38687539

  1. 基于Verilog简易UART的FPGA/CPLD实现

  2. 测试平台：MACHXO640可编程语言：Verilog随机测试：是波特率：9600误码率：<1%oooooo目标：在xo640上实现一个简单的Uart，能够解析串口数据，并在寄存器中存储，用FIFO实现数据的传递。那么后期可以通过开发

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：58368
    • 提供者：weixin_38668160

  1. EDA/PLD中的ispMACH 4000系列CPLD优化参数指南

  2. Lattice ispLEVER开发工具中关于ispMACH4000系列CPLD的一些常用constraint选项要点如下： 　　1． Dt_synthesisEDA 　　Yes: 允许fitter使用宏单元中的T触发器来节省乘积项(PT )资源。建议选Yes。 　　2． Xor_synthesis 　　Yes: 允许fitter使用宏单元中的硬XOR门来节省乘积项(PT )资源。 　　当寄存器的输入包含异步输入引脚信号时，由于目前ispLEVER版本优化时考虑不够全面，应避免使用Ye

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：55296
    • 提供者：weixin_38555019

  1. 单片机与DSP中的基于用CPLD实现FIR数字滤波器的设计

  2. 当前，无论在军事还是民用方面，对于数字信号处理的实时性、快速性的要求越来越高。可编程逻辑器件（PLD）由于在速度和集成度的飞速提高，越来越多的电子系统采用可编程逻辑器件来实现数字滤波。 　　Altera公司的FLEX10K是工业界第一个嵌入式的PLD，具有高密度、低成本、低功率等优点。器件的主要结构特点是除主要的逻辑阵列块（LAB）之外，首次采用了嵌入阵列块（EAB）。每个阵列块包含8个逻辑单元（LE）和一个局部互连。一个LE又由四输入查找表（LUT）、一个可编程寄存器和专用的载运和级联功能的

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：107520
    • 提供者：weixin_38665814

  1. LPC2131基于CPLD的CAN接口设计

  2. 引 言 　　Philips公司的LPC213l是基于ARM7TDMI-S的高性能32位RISC微控制器。 　　它具有ARM处理器的所有优点——低功耗、高性能和较为丰富的片上资源，但LPC2131内部没有集成CAN控制器，而无法利用CAN总线来进行通信。为了使得LPC2131能够利用CAN总线进行通信，可以通过外部扩展来实现其功能。目前，比较普通的方法是在LPC2131的外部采用CAN控制器设计CAN总线接口。LPC2131与CAN控制器的接口电路如图1所示。 　　这种方法中，LPC213

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：87040
    • 提供者：weixin_38665162

  1. EDA/PLD中的Coo1Runner-Ⅱ器件实现设计范例和实现CPLD的原理图

  2. CPLD的原理框图如图所示。 　　如图 CPLD的原理框图　　行扫描线由移位寄存器输出驱动，在时钟ck的驱动下移位寄存器工作，同一时间只有一位行线为“0”。列线全部接有内部上拉，在没有键按下的情况下，列线全为“1”。同时与门输出也为“1”，移位寄存器继续工作；当有键按下时，与门输出为低。禁止移位寄存器操作，直到按键被释放。 　　行列编码电路的输出组成键盘的编码输出，输入到处理器。　　此参考设计包括Verilog源代码、Verilog测试文件和.ucf文件。.ucf文件中有关于内部上拉电阻的

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：115712
    • 提供者：weixin_38558054

  1. 嵌入式系统/ARM技术中的PicoBlaze处理器中间结果暂存寄存器（Scratchpad RAM）

  2. PicoBlaze处理器提供了一个64个字节的中间结果暂存器组，这些寄存器可以支持直接寻址和间接寻址，通过两条指令STORE和FETCH来访问和处理。Scratchpad寄存器仅支持基于FPGA的PicoBlaze，不支持CPLD器件。另外，该寄存器也不受RESET(复位)的影响。中间结果寄存器的引入较大地提升了PicoBlaze处理器的性能，尤其是对一些查表、ΠFO及频繁访问寄存器等的设计非常方便和快捷。 　　同样地，STORE和FETCH也支持直接寻址和间接寻址方式，采用间接寻址的好处是可

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：33792
    • 提供者：weixin_38750406

  1. Coo1Runner-Ⅱ器件实现双向多路选择器

  2. 该范例的设计与实现如下。 　　(1)CPLD设计 　　CPLD设计实际上是一个双向多路选择器，主机通过“Select”信号选择SD卡。一旦选中，CPLD会自动检测数据流的方向并建立通信。不必用专门的引脚来指定传输方向，用非常方便，如图1所示。 　　如图1 双向多路选择器 　　主机可以访问其中任何一块SD卡，而不会影响其他卡。如果主机和SD卡都没有驱动总线，则总线为高阻状态。 　　如图2所示为用于实现双卡的多路选择器，在初始或mLE状态，主机Host和SD卡均 　　处于弱上拉状态。

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：250880
    • 提供者：weixin_38704011

  1. Coo1Runner-Ⅱ器件实现CPLD寄存器

  2. (1)模式寄存器：定义DE控制器工作模式。  (2)命令地址寄存器：选择控制块和命令块寄存器。  (3)PIO读/写数据寄存器：保存IDE读/写数据。  (4)命令寄存器：指定IDE总线上的读/写操作。  (5)中断使能寄存器：更新SRAM状态。  (6)中断状态寄存器：通知CPU中断源。  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：26624
    • 提供者：weixin_38690089

  1. Coo1Runner-Ⅱ器件实现CPU接口和寄存器模块

  2. 此接口实现CPU对CPLD寄存器的访问，CPLD与PXA270的静态存储器接口相连，工作在16位VLIO模式下。此接口工作在104 MHz(CPU时钟)，CPU片选、写使能和读使能信号被用来解码CPU周期。CPU地址位A9被用来区分是当前要访问CPLD寄存器，还是SRAM。当A9=0时。访问CPLD寄存器；当2A9=1时，访问SRAM。  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：28672
    • 提供者：weixin_38745859

  1. EDA/PLD中的基于CPLD的位同步时钟提取电路设计

  2. 引言 异步串行通信是现代电子系统中最常用的数据信息传输方式之一，一般情况下，为了能够正确地对异步串行数据进行发送和接收，就必须使其接收与发送的码元同步，位同步时钟信号不仅可用来对输入码元进行检测以保证收发同步，而且在对接收的数字码元进行各种处理等过程中，也可以为系统提供一个基准的同步时钟。 本文介绍的位同步时钟的提取方案，原理简单且同步速度较快。整个系统采用VerilogHDL语言编写，并可以在CPLD上实现。 位同步时钟的提取原理 本系统由一个跳变沿捕捉模块、一个状态寄存器和一个可控

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：105472
    • 提供者：weixin_38635682

  1. EDA/PLD中的关于CPLD和接触式图像传感器的图像采集系统

  2. 接触式图像传感器CIS（Contact Image Sensor）是继CCD之后于20世纪90年代研究和开发的一种新型光电耦合器件[1]。它将光电传感阵列、LED光源阵列、柱状透镜阵列、移位寄存器和模拟开关等集成在一个条状方形盒内，其工作原理与CCD较为相似，但与CCD相比，CIS具有体积小、价格低、结构简单、安装方便等优点，目前在传真机、扫描仪及条码解码器等领域可完全取代CCD图像传感器。       本文介绍一种基于复杂可编程逻辑器件CPLD（Complex Programmable L

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：125952
    • 提供者：weixin_38736018

  1. EDA/PLD中的基于CPLD和接触式图像传感器的图像采集系统

  2. 接触式图像传感器CIS（Contact Image Sensor）是继CCD之后于20世纪90年代研究和开发的一种新型光电耦合器件[1]。它将光电传感阵列、LED光源阵列、柱状透镜阵列、移位寄存器和模拟开关等集成在一个条状方形盒内，其工作原理与CCD较为相似，但与CCD相比，CIS具有体积小、价格低、结构简单、安装方便等优点，目前在传真机、扫描仪及条码解码器等领域可完全取代CCD图像传感器。       本文介绍一种基于复杂可编程逻辑器件CPLD（Complex Programmable L

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：175104
    • 提供者：weixin_38706007

  1. EDA/PLD中的- 基于CPLD和接触式图像传感器的图像采集系统

  2. 接触式图像传感器CIS（Contact Image Sensor）是继CCD之后于20世纪90年代研究和开发的一种新型光电耦合器件[1]。它将光电传感阵列、LED光源阵列、柱状透镜阵列、移位寄存器和模拟开关等集成在一个条状方形盒内，其工作原理与CCD较为相似，但与CCD相比，CIS具有体积小、价格低、结构简单、安装方便等优点，目前在传真机、扫描仪及条码解码器等领域可完全取代CCD图像传感器。        本文介绍一种基于复杂可编程逻辑器件CPLD（Complex Programmable

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：86016
    • 提供者：weixin_38691006
« 12 3 4 5 »