您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 基于CPLD的LED显示控制板

  2. :介绍LED点阵屏显示的机制和软件、硬件的设计实现.分析了LED点阵显示屏驱动机制,以 及点阵显示的系统框架.系统硬件以CPU(89C51)和CPLD(EPM7128SLC8)为基础.89C51的主程 序用于接受RS232串口数据、根据内码搜索汉字库、将点阵码输出等功能;EPM7128SLC8代替 89C51的外围电路,实现点阵码移位和行扫描功能,减轻了CPU的处理任务,设计灵活、可靠,使刷 屏率比普通的LED显示控制板明显提高
  3. 所属分类:C

    • 发布日期:2009-12-12
    • 文件大小:193536
    • 提供者:adwardray
  1. uboott移植实验手册及技术文档

  2. 实验三 移植U-Boot-1.3.1 实验 【实验目的】 了解 U-Boot-1.3.1 的代码结构,掌握其移植方法。 【实验环境】 1、Ubuntu 7.0.4发行版 2、u-boot-1.3.1 3、FS2410平台 4、交叉编译器 arm-softfloat-linux-gnu-gcc-3.4.5 【实验步骤】 一、建立自己的平台类型 (1)解压文件 #tar jxvf u-boot-1.3.1.tar.bz2 (2)进入 U-Boot源码目录 #cd u-boot-1.3.1 (3)创
  3. 所属分类:Flash

    • 发布日期:2010-01-28
    • 文件大小:2097152
    • 提供者:yequnanren
  1. RS232通信方式控制的基于CPLD的电子琴

  2. 摘要:CPLD是一种复杂的用户可编程逻辑器件,它以其编程方便、集成度高、速度快、价格低等特点越来越受到广大电子设计人员的青睐。本文就是结合电子设计自动化(EDA)的教学与实践,介绍利用CPLD设计一个由计算机RS232接口控制的电子琴系统的硬件部分的设计。设计中CPLD芯片选择了FLEX10K系列的EPF10K10LC84-4,并且充分利用的其内含EAB的特点,结合LPM宏单元库设计了基于ROM的数控分频器以及音乐自动播放电路。与RS232接口进行通信的模块采用VHDL语言设计,借鉴了单片机串
  3. 所属分类:硬件开发

    • 发布日期:2011-05-26
    • 文件大小:823296
    • 提供者:skysonya_shisy
  1. 单片机接口技术实用子程序

  2. 第1 章 单片机 I/O 接口的扩展 ................................................................. 1 1.1 单片机应用系统 ........................................................................... 2 1.1.1 单片机系统概述 ..........................................................
  3. 所属分类:硬件开发

    • 发布日期:2013-08-28
    • 文件大小:3145728
    • 提供者:mjy974751615
  1. 数字电子系统设计

  2. 实验一 简单逻辑电路设计与仿真 实验二 译码与寄存器电路设计与仿真 实验三 全加器设计、仿真与下载 实验四 分频程序设计与12归1电路 实验五 利用硬件描述语言进行数字钟设计 实验六 串形扫描显示电路设计 实验七 BCD码转换电路设计 实验八 数据采集与显示电路设计 实验九 LPM使用及8*8乘法器的设计 实验十 CPLD间串行通信(单工) 综合实验一 数字系统设计与单片机接口实验一 综合实验二 数字系统设计与单片机接口实验二 综合实验三 数字系统设计与单片机接口实验三 综合实验四 数字系统设
  3. 所属分类:讲义

    • 发布日期:2014-09-03
    • 文件大小:5242880
    • 提供者:lymm2011
  1. 基于EDA技术的无线抢答系统的设计

  2. 介绍了一种无线抢答器系统的设计方案,其电路结构简单,单元电路由VHDL语言设计完成,利用EDA工具软件Max+Plus II 10.0编译仿真验证,并利用复杂可编程逻样器件CPLD实现系统功能,而且与上位微机进行串行通信,实现多种功能,非常适用于多种竟赛场合。实践证明.系统工作稳定可布,具有广阔的应用前景。
  3. 所属分类:嵌入式

    • 发布日期:2009-01-03
    • 文件大小:2097152
    • 提供者:liqiusheng85
  1. 基于DSP的AD频率变换的研究与实现

  2. 本设 计 基 于AD转换器和DSP相结合实现频率变换思想,对AD转换电路具 有的频率变换功能进行深入研究与探讨,系统论述了频率变换原理,充分讨论了 带通采样原理,多速率信号处理中抽取等相关原理,并用DSP实现FIR数字滤波 器,通过软件编程方法实现对中频带通信号的采样,滤波处理,即使用数字方法, 实现对中频信号进行直接下变频,并实现AM信号的调制解调。本设计可以接收 信号的频率范围为0-30MHz带通信号,分为模拟部分和数字部分:其中模拟部 分有模拟音频输入,模拟高频输入和DA模拟输出;数字部
  3. 所属分类:硬件开发

    • 发布日期:2009-03-04
    • 文件大小:1048576
    • 提供者:huyunhai95
  1. 基于CMOS传感器OV7620采集系统设计.zip

  2. 本文探讨了CMOS 数字图像传感器应用于空中侦查的图像采集的可行性。阐述了CMOS 图像传感器的一般特 征,介绍了CMOS 彩色图像传感芯片OV7620 的性能。讨论了利用CPLD 结合单片机进行采集电路设计,并使用C 和V HDL 语言设计采集程序,使用计算机串口进行图像传输。实验表明, 该系统设计合理, 硬件电路简洁, 软件编 程容易, 具有较高的实用价值。
  3. 所属分类:硬件开发

    • 发布日期:2020-02-28
    • 文件大小:238592
    • 提供者:oo123_1111
  1. 多路信号采集器的硬件电路设计

  2. 本文详细介绍多路信号采集系统的实现方案、组成结构及其特性。整个采集系统完成对13路模数混合信号的采样,采样精度为12位,每路信号采样频率不低于12.5kHZ。系统包括模拟开关、测量放大器、AD转换器、CPLD中心逻辑控制器、掉电数据保存单元,系统实现了通过CPLD编程完成与计算机串口间异步串行通信功能。
  3. 所属分类:其它

    • 发布日期:2020-07-28
    • 文件大小:83968
    • 提供者:weixin_38743602
  1. CPLD的串口电路设计过程

  2. 本文选用CPLD 是ALTERA 公司的EPM240T100,结合MAX232 接口芯片进行串口通信设计。
  3. 所属分类:其它

    • 发布日期:2020-07-26
    • 文件大小:58368
    • 提供者:weixin_38626179
  1. 基于CPLD的I2C总线接口设计

  2. 在电路设计中,I2C总线是比较常用的两线式串行通信方式,大多数的CPU都擅长于并口操作,不具备直接操作I2C总线接口的能力。为了使不具备I2C总线接口能力的CPU通过对并口的简单操作实现对I2C总线接口的控制,在分析I2C总线常用工作模式的基础上,设计实现工作于主机模式的,以CPID完成I2C总线开始信号、结束信号的输出,以及并行数据到I2C总线模式串行数据转换或I2C模式串行数据到并行数据转换的I2C接口模块。采用该模块,可以使不具备I2C总线接口的CPU通过并口方便地控制I2C总线设备,简化
  3. 所属分类:其它

    • 发布日期:2020-10-23
    • 文件大小:673792
    • 提供者:weixin_38524139
  1. DSP中的基于CPLD的计算机并口EPP模式设计

  2. 随着人们生活节奏的加快,越来越多的场合需要使用电子手段动态发布信息,对计算机外设的数据采集速度的要求也越来越高。传统的异步串行通讯方式虽然具有数据传输距离较远的优势,但是由于数据传输速度慢,会造成传输速率的瓶颈问题。所以在一些需要高速数据传输的场合,使用并行接口一直是一种比较理想的解决方法。   CPLD主要是由可编程逻辑宏单元(MC,Macro Cell)围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂,并具有复杂的I/O单元互连结构,可由用户根据需要生成特定的电路结构,完成一定的功能。由
  3. 所属分类:其它

    • 发布日期:2020-10-23
    • 文件大小:242688
    • 提供者:weixin_38730201
  1. DSP中的利用单片机解决双异步串口与DSP处理器HPI口通信的问题

  2. 摘要:文中提出了两个微机串口与DSP处理器(TMS320VC5402)HPI(Host Port Interface,主机接口构成)口通信问题的解决方案,该方案采用了单片机(AT89C2051)实现数据的串/并、并/串转换,并控制DSP的HPI实现共享总线。给出了硬件连接电路和用FPGA(即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物)作为总线仲裁器的设计思路,介绍了HPI口的操作过程,单片机与微机串口之间通信的硬件设计方法。   DSP,数字信号处理(D
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:203776
    • 提供者:weixin_38677505
  1. CPLD与16C554在航空发动机参数采集器中的应用

  2. 通过16C554扩展串口,其硬件接口电路简单;复杂可编程器件CPLD的使用,将DSP较强的逻辑控制、数据处理能力以高集成度、高可靠性、高速度有机地结合起来,从而使设计的系统具有较高的性能价格比,设计成本和风险大大降低。
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:244736
    • 提供者:weixin_38619967
  1. CPLD与16C554在航空发动机参数采集器中的应用

  2. 通过16C554扩展串口,其硬件接口电路简单;复杂可编程器件CPLD的使用,将DSP较强的逻辑控制、数据处理能力以高集成度、高可靠性、高速度有机地结合起来,从而使设计的系统具有较高的性能价格比,设计成本和风险大大降低。
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:262144
    • 提供者:weixin_38722874
  1. 基于CPLD的光伏数据采集系统的设计

  2. 为了提升光伏阵列的输出效率,设计了一种以复杂可编程逻辑器件(CPLD)为核心,基于MSP430F169单片机的光伏数据采集系统。针对传统的数据采集方式速度慢、外围电路复杂、安全性低的问题,开发设计了基于CPLD的光伏发电数据采集系统,并且内部采用了先进的先入先出队列(FIFO)存储结构。通过RS232串口方式和无线模块方式与上位机通信传输。实验证明,本设计数据采集速度快、功耗低、传输稳定可靠。
  3. 所属分类:其它

    • 发布日期:2020-10-16
    • 文件大小:394240
    • 提供者:weixin_38558870
  1. EDA/PLD中的CPLD的串口电路设计

  2. 一、硬件电路设计   本文选用CPLD 是ALTERA 公司的EPM240T100,结合MAX232 接口芯片进行串口通信设计,框图如下图1 所示。 图1 CPLD串口通信模块硬件设计   二、VHDL程序模块设计及描述   使用VHDL 对CPLD 进行编程,设计3 个模块,波特率发生模块,接收器,发送器。   1. 波特率发生模块   波特率发生器实际是一个分频器,如前所述,本文设计的波特率为19.2kb/ 秒,设计使用的时钟频率为10MHz,所以计数器进行计数时计数到260
  3. 所属分类:其它

    • 发布日期:2020-11-03
    • 文件大小:159744
    • 提供者:weixin_38752830
  1.  CPLD和MSP430单片机在导波雷达物位计中的应用

  2. 导波雷达物位计是一种利用时域反射原理实现的高性能物位计。为了实现导波雷达物位计这一高精度时差测量系统,采用了CPLD和MSP430单片机协同工作的电路设计。CPLD为信号收发模块的核心,为发射电路中提供窄脉冲产生电路的周期触发信号,并在接收电路中控制可编程延时器件AD9500实现等效时间采样,把高频的回波脉冲信号在时间轴上放大为低频信号。以MSP430为核心的信号处理模块根据收发模块传来的信号计算物位,并把物位信息以4~20 mA信号、串口等方式输出,同时MSP430还对液晶屏、按键等外围器件进
  3. 所属分类:其它

    • 发布日期:2021-01-30
    • 文件大小:863232
    • 提供者:weixin_38609401
  1. 基于高可靠CPCI接口的4通道串口设计

  2. 为了实现在严苛的温度环境下串口通讯的要求,提出了一种基于高可靠CPCI接口的4通道串口设计方案,并完成系统的软硬件设计。硬件系统由CPCI总线桥、CPLD逻辑、串口控制器、光电隔离电路、串口收发驱动和自动收发切换等部分组成,软件部分主要完成PCI设备的查找、串口初始化、串口发送和串口接收等功能。实际应用表明,该系统具有稳定、高可靠的工作,达到了设计要求。
  3. 所属分类:其它

    • 发布日期:2021-01-27
    • 文件大小:1048576
    • 提供者:weixin_38699757
  1. CPLD的串口电路设计

  2. 一、硬件电路设计   本文选用CPLD 是ALTERA 公司的EPM240T100,结合MAX232 接口芯片进行串口通信设计,框图如下图1 所示。 图1 CPLD串口通信模块硬件设计   二、VHDL程序模块设计及描述   使用VHDL 对CPLD 进行编程,设计3 个模块,波特率发生模块,接收器,发送器。   1. 波特率发生模块   波特率发生器实际是一个分频器,如前所述,本文设计的波特率为19.2kb/ 秒,设计使用的时钟频率为10MHz,所以计数器进行计数时计数到260
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:218112
    • 提供者:weixin_38689191
« 12 »