点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - CPLD设计的驱动数码显示电路
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
电子电路自动化设计实验指导书041
目 录 第一部分 实验开发系统硬件介绍 2 第二部分 实验开发系统软件介绍 5 第三部分 数字实验部分(CPLD/FPGA) 8 实验一 实验开发环境及入门实验 8 实验二 通用加法器的设计 23 实验三 扫描显示电路的驱动 24 实验四 键盘显示设计 25 实验五 7段数码管控制接口 30
所属分类:
硬件开发
发布日期:2009-09-12
文件大小:1048576
提供者:
wojia_love
EDA—EDA技术实用教程(pdf影印)
学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图/HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2
所属分类:
硬件开发
发布日期:2010-06-07
文件大小:8388608
提供者:
zt839486421
EDA—EDA技术实用教程
综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图/HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2
所属分类:
硬件开发
发布日期:2010-11-19
文件大小:8388608
提供者:
sundyqt
CPLD设计的驱动数码显示电路案例
本文给读者相对详细的讲解了CPLD设计的驱动数码显示电路案例,并给出了部分程序设计,供读者学习设计参考。
所属分类:
其它
发布日期:2020-08-05
文件大小:58368
提供者:
weixin_38639615
CPLD设计的数码管驱动显示电路
八段数码管每一段为一发光二极管,共有a~g以及小数点dp八个发光二极管。将八段数码管中的每个二极管的阴极并联在一起,组成公共阴极端。这样把共阴极管脚接地,此时哪个管脚输入高电平,对应发光二极管就被点亮。
所属分类:
其它
发布日期:2020-10-25
文件大小:154624
提供者:
weixin_38668672
EDA/PLD中的CPLD设计的数码管驱动显示电路
CPLD设计的数码管驱动显示电路 1.1 显示原理: 八段数码显示管如图1.1 所示,八段数码管每一段为一发光二极管,共有a~g 以及小数点dp 八个发光二极管。将八段数码管中的每个二极管的阴极并联在一起,组成公共阴极端。这样把共阴极管脚接地,此时哪个管脚输入高电平,对应发光二极管就被点亮。 图 1.1 八段数码显示管 CL5461AS 数码管管脚图如图1.2 所示,它将四个数码显示管的a~g 及小数点dp 管脚并联在一起,作为数码管数据输入端;分别引出各个数码管的阴极A
所属分类:
其它
发布日期:2020-11-06
文件大小:162816
提供者:
weixin_38499950
EDA/PLD中的CPLD设计的驱动数码显示电路案例
显示原理: 八段数码显示管如图1.1 所示,八段数码管每一段为一发光二极管,共有a~g 以及小数点dp 八个发光二极管。将八段数码管中的每个二极管的阴极并联在一起,组成公共阴极端。这样把共阴极管脚接地,此时哪个管脚输入高电平,对应发光二极管就被点亮。 图 1.1 八段数码显示管 CL5461AS 数码管管脚图如图1.2 所示,它将四个数码显示管的a~g 及小数点dp 管脚并联在一起,作为数码管数据输入端;分别引出各个数码管的阴极A1~A4。 图1.2 CL
所属分类:
其它
发布日期:2020-11-07
文件大小:157696
提供者:
weixin_38535812
基础电子中的数字频率系统总体设计方案
等精度数字频率计涉及到的汁算包括加、减、乘、除,耗用的资源比较大,用一般中小规模CPLD/FPGA芯片难以实现。困此,我们选择单片机和CPLD/FPGA的结合来实现。电路系统原理框图如图1 所示,其中单片机完成整个测量电路的测试控制、数据处理和显示输出;CPLD/FPGA完成各种测试功能;键盘信号由AT89C51单片机进行处理,它从CPLD/FPGA读回计数数据并进行运算,向显示电路输出测量结果:显示器电路采用七段LED动态显示,由8个芯片74LS164分别驱动数码管。 图1 等精度数
所属分类:
其它
发布日期:2020-11-16
文件大小:82944
提供者:
weixin_38520192
CPLD设计的驱动数码显示电路
显示原理: 八段数码显示管如图1.1 所示,八段数码管每一段为一发光二极管,共有a~g 以及小数点dp 八个发光二极管。将八段数码管中的每个二极管的阴极并联在一起,组成公共阴极端。这样把共阴极管脚接地,此时哪个管脚输入高电平,对应发光二极管就被点亮。 图 1.1 八段数码显示管 CL5461AS 数码管管脚图如图1.2 所示,它将四个数码显示管的a~g 及小数点dp 管脚并联在一起,作为数码管数据输入端;分别引出各个数码管的阴极A1~A4。 图1.2 CL
所属分类:
其它
发布日期:2021-01-19
文件大小:206848
提供者:
weixin_38542148
CPLD设计的数码管驱动显示电路
CPLD设计的数码管驱动显示电路 1.1 显示原理: 八段数码显示管如图1.1 所示,八段数码管每一段为一发光二极管,共有a~g 以及小数点dp 八个发光二极管。将八段数码管中的每个二极管的阴极并联在一起,组成公共阴极端。这样把共阴极管脚接地,此时哪个管脚输入高电平,对应发光二极管就被点亮。 图 1.1 八段数码显示管 CL5461AS 数码管管脚图如图1.2 所示,它将四个数码显示管的a~g 及小数点dp 管脚并联在一起,作为数码管数据输入端;分别引出各个数码管的阴极A
所属分类:
其它
发布日期:2021-01-19
文件大小:209920
提供者:
weixin_38657465