注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 内存工作原理之内存寻址 内存传输 存取时间 内存延迟

  2. 内存工作原理 1.内存寻址 首先，内存从CPU获得查找某个数据的指令，然后再找出存取资料的位置时（这个动作称为“寻址”），它先定出横坐标（也就是“列地址”）再定出纵坐标（也就是“行地址”），这就好像在地图上画个十字标记一样，非常准确地定出这个地方。对于电脑系统而言，找出这个地方时还必须确定是否位置正确，因此电脑还必须判读该地址的信号，横坐标有横坐标的信号（也就是RAS信号，Row Address Strobe）纵坐标有纵坐标的信号（也就是CAS信号，Column Address Strobe）

  3. 所属分类：嵌入式

    • 发布日期：2009-05-07
    • 文件大小：2048
    • 提供者：ssybb

  1. DRAM读写控制时序

  2. 详细描述了DRAM各端口的定义，通过时序图分析DRAM读写过程，方便控制

  3. 所属分类：专业指导

    • 发布日期：2009-11-29
    • 文件大小：160768
    • 提供者：linron2000

  1. uboott移植实验手册及技术文档

  2. 实验三 移植U-Boot-1.3.1 实验 【实验目的】 了解 U-Boot-1.3.1 的代码结构，掌握其移植方法。 【实验环境】 1、Ubuntu 7.0.4发行版 2、u-boot-1.3.1 3、FS2410平台 4、交叉编译器 arm-softfloat-linux-gnu-gcc-3.4.5 【实验步骤】 一、建立自己的平台类型 （1）解压文件 #tar jxvf u-boot-1.3.1.tar.bz2 （2）进入 U-Boot源码目录 #cd u-boot-1.3.1 （3）创

  3. 所属分类：Flash

    • 发布日期：2010-01-28
    • 文件大小：2097152
    • 提供者：yequnanren

  1. 单片机应用技术选编（7）

  2. 内容简介 　　 《单片机应用技术选编》(7) 选编了1998年国内50种科技期刊中有关单片机开发应用的文 章共510篇，其中全文编入的有113篇，摘要编入的397篇。全书共分八章，即单片机综合 应用技术；智能仪表与测试技术；网络、通信与数据传输；可靠性与抗干扰技术；控制系统 与功率接口技术；电源技术；实用设计；文章摘要。 　　 本书具有重要实用价值，书中介绍的新技术、新器件以及单片机应用系统的软、硬件资 料有助于减少产品研制过程中的重复性劳动，提高单片机应用技术水平，是从事单片机应用 开发技

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：13631488
    • 提供者：zgraeae

  1. 微机原理课件第5章--译码电路

  2. 常用存储器芯片及连接使用 ，动态读/写存储器(DRAM)

  3. 所属分类：嵌入式

    • 发布日期：2010-05-27
    • 文件大小：3145728
    • 提供者：yuweiting1

  1. SDRAM SRAM 内存详解.pdf

  2. 关于SRAM SDRAM内存硬件原理，读写过程等。

  3. 所属分类：专业指导

    • 发布日期：2011-01-06
    • 文件大小：754688
    • 提供者：fenghong0405

  1. DDRSDRAM控制器的设计及FPGA实现

  2. 随着各种处理器工作频率的加快,存储器的读写速度以及外围控制电路的性能也就愈加成为直接制 约系统性能的瓶颈。而SDRAM是一种在外部同步时钟控制下完成数据读写的存储器,和一般的DRAM 一样, SDRAM需要周期性的刷新操作,访问前必须先给出行列地址。其输入信号都用系统时钟的上升沿 锁存,使器件可以与系统时钟完全同步操作而不需要握手逻辑。它内嵌了一个同步控制逻辑以支持突发 方式进行的连续读写访问,能够达到比传统异步DRAM快数倍的存取速度。而且只要给出首地址就可 以对一个存储块访问,不需要系统产

  3. 所属分类：嵌入式

    • 发布日期：2011-03-24
    • 文件大小：797696
    • 提供者：victor116

  1. 深入了解内存_读写及模块技术

  2. 本文主要介绍了 DRAM和SRAM基础知识，RAM模块技术，DRAM读取过程及SDRAM读写过程。

  3. 所属分类：其它

    • 发布日期：2011-04-05
    • 文件大小：754688
    • 提供者：weisusu0721

  1. 代码优化：有效使用内存.part3

  2. 本书系统深入地介绍了各种代码优化编程技术。全书分为4章。第1章集中介绍如何确定程序中消耗CPU时钟最多的热点代码的所谓程序剖析技术以及典型部分工具的实用知识。第2，3章分别全面介绍RAM了系统与高速缓存子系统的代码优化知识。第4章主要介绍了机器代码优化技术。各章在讨论基本原理的同时详细给出了代码实例，并对优化性能进行了定量的分析。该书特别适合于作为应用程序员及系统程序员的学习与开发之用。同时，本书对在硬件方面的专业人员与技术工作者有一定的参考价值。 图书目录： 第1章程序剖分 1.1剖分的目标

  3. 所属分类：其它

    • 发布日期：2011-04-11
    • 文件大小：4194304
    • 提供者：eureky

  1. 计算机组成原理考研纲要

  2. 8.存储器的基本知识 (1)性能指标：存储容量、存取时间、存储周期、存储器带宽。 (2)存储介质主要为：半导体器件（内存）和磁性材料（外存） ①按存储介质分为磁表面存储器，半导体存储器，光存储器 (3)包括：主存储器、辅助存储器、高速缓冲存储器、控制存储器等。 (4)易失性RAM，非易失性ROM,FLASH（闪存） (5)多级存储体系结构：寄存器+高速缓冲存储器+主存储器+外存储器。即Cache+主存+辅存，以满足对存储系统的“容量大、速度快、成本低”要求 (6)ROM分为：ROM只读存储器、

  3. 所属分类：讲义

    • 发布日期：2018-07-17
    • 文件大小：252928
    • 提供者：destiny_forever

  1. 存储/缓存技术中的DRAM与NAND差别这么大，存储之争都争啥

  2. 什么是DRAM?　　DRAM(Dynamic Random Access Memory)，即动态随机存取存储器，最为常见的系统内存。DRAM 只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以必须隔一段时间刷新(refresh)一次，如果存储单元没有被刷新，存储的信息就会丢失。 (关机就会丢失数据)　　工作原理　　动态RAM的工作原理 动态RAM也是由许多基本存储元按照行和列地址引脚复用来组成的。　　   　　DRAM数据线　　3管动态RAM的基本存储电路如图所示。在这个电路中，

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：160768
    • 提供者：weixin_38722317

  1. 嵌入式系统/ARM技术中的SST-RAM将取代DRAM甚至NAND？

  2. 1 DRAM简介 　　DRAM（Dynamic Random Access Memory），即动态随机存取存储器最为常见的系统内存。DRAM 只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以 必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。 （关机就会丢失数据）。 　　1.1 工作原理 　　动态RAM的工作原理 动态RAM也是由许多基本存储元按照行和列来组成的。 　　3管动态RAM的工作原理  DRAM数据线 　　3管动态RAM的基本存储电

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：110592
    • 提供者：weixin_38551046

  1. 基于当代DRAM结构的存储器控制器设计

  2. 1、引言 　　当代计算机系统越来越受存储性能的限制。处理器性能每年以60％的速率增长，存储器芯片每年仅仅增加10％的带宽，本文就如何设计一种符合当代DRAM结构的高效存储器控制器进行研究。 　　本文第二部分介绍当代DRAM结构特点；第三部分介绍存储器控制器结构以及调度算法；第四部分介绍模拟环境以及性能表现。 2、当代DRAM结构 　　为了提高存储器的性能，存储器控制器的设计必须充分利用当代DRAM的特点。DRAM是3D的存储器（体行列），每个体独立于其他体操作并且一次存取整行。当存储阵列

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：76800
    • 提供者：weixin_38724333

  1. DRAM的读／写操作

  2. DRAM基本的存取操作如图所示，结合RAS及OAS的有效，分割为行地址和列地址赋予地址。进行读操作时，如果在这里DE有效，则DQn引脚被驱动，读出数据。另一方面，进行写操作时，在CAS有效之前WE有效，然后DQn上设置数据，如果OAS有效，则在其下降沿写入数据。 　　图 DRAM的存取操作 　　这是所谓的初期写的一般方法，除此之外，还具有称为延迟写的方法，此方法在RAS及OAS有效的状态下设置（由于瓦已经无效，因而DQn不能被驱动）数据，在WE的下降沿写人数据。这些方法都是在进行读－修改

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：65536
    • 提供者：weixin_38601878

  1. DRAM内部电路

  2. DRAM单元部分的布线如图所示，具有用于单元选择的字线，并且各个单元与数据线相连。数据线通过列选择开关或者通过预充电开关分别与公用数据线或者预充电电源相连接。预充电电源的电压大多采用器件电源电压一半左右的电压值。 　　 图 DRAM的基本结构 　　数据线上具有读出放大器，在这里对数据线上的状态“1”／“0”进行判定以及放大数据线上的电压电平。  　　图中虚线表示的电容器符号是数据线的寄生电容，正如后面将要叙述的那样，在读出DRAM上的数据时，这个寄生电容具有较大的作用。  　　下面我们来

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：68608
    • 提供者：weixin_38709100

  1. DDR SDRAM的写操作

  2. DDR SDRAM的写操作如图所示。仍然是与同步DRAM相同，瞪着ACT指令的发出而发出WRITE指令。但DDR－SDRAM数据不是与WRITE指令同时发出的，而是在一个时钟后赋予数据，这是与同步DRAM的不同之处。 　　图 DDR－SRAM的写操作 　　另外，DDR－SDRAM锁存数据的时序不是利用CLK，而是利用DQS信号。在DRAM控制器端确定数据后等待若干个延迟时间，选通DQS。而DDR SDRAM端则在该变化沿处锁存数据。 　　进行读操作时，DDR SDRAM输出的DQS具有与

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：68608
    • 提供者：weixin_38747444

  1. 同步DRAM的写操作

  2. 同步DRAM的写操作如图所示，与读操作相同，都是与时钟上升沿同步地赋予指令及数据的。 　　图 SDRAM的写操作 　　（1）行地址与存储块编号指定  　　向处于IDLE状态的同步DRAM发出ACTV指令，同时赋予行地址和存储块编号，据此，激活相应的存储块，使之处于能够接受下－写指令的状态。  　　（2）发出写指令  　　发出ACTV指令后，只要经过tRCD时间的等待，就可以处于能接受下一指令的状态，与列地址、写入数据一起发出WRITE指令。与读操作时不同的是，不必在意延迟时间，可与指令同

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：61440
    • 提供者：weixin_38659527

  1. 芯片国产化专题报告：DRAM

  2. DRAM 是最为常见的系统内存，虽然性能较为出色，但是其断电易失，相比于其同级别的易失性存储器，其成本更低，故而其在系统内存中最为常见；Flash 则是应用最广泛的非易失性存储，其断电非易失性使其主要被应用于大容量存储领域。 DRAM 是存储器市场上的常青树，从 1966 年 IBM 研发出世界上第一块易失性存储器（DRAM）开始，它就一直在我们的计算系统中占据着核心位置。从现有的计算机系统结构来看，存储器分为缓存、内存（主存储器）、外存（辅助存储器）三大类。其中缓存要求速度高，但容量小，通常

  3. 所属分类：其它

    • 发布日期：2021-03-24
    • 文件大小：1048576
    • 提供者：weixin_38556737

  1. 什么是ROM、RAM、DRAM、SRAM和FLASH的区别

  2. ROM和RAM指的都是半导体存储器，ROM是Read Only Memory的缩写，RAM是Random Access Memory的缩写。ROM在系统停止供电的时候仍然可以保持数据，而RAM通常都是在掉电之后就丢失数据，典型的RAM就是计算机的内存。 　　RAM有两大类，一种称为静态RAM(Static RAM/SRAM)，SRAM速度非常快，是目前读写快的存储设备了，但是它也非常昂贵，所以只在要求很苛刻的地方使用，譬如CPU的缓冲，二级缓冲。另一种称为动态RAM(Dynamic RAM/D

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：124928
    • 提供者：weixin_38659159

  1. 面向物联网应用的DRAM与STT-MRAM异构内存系统

  2. DRAM内存由于刷新能耗高已无法满足未来应用对物联网终端低能耗的需求。新型非易失存储器具有静态功耗低、存储密度高、读写性能与DRAM相当等特点。其中，STT-MRAM是最有希望取代DRAM成为下一代内存的新型非易失存储器之一。构建DRAM与STT-MRAM异构内存系统，并提出一种基于数据高速缓存访存特征的“分时-并行”异构内存数据迁移算法，在保证内存系统性能的前提下，降低内存系统能耗。使用商用DRAM与STT-MRAM的Verilog模型搭建支持异构内存系统的硬件仿真平台。实验结果表明，文中提出

  3. 所属分类：其它

    • 发布日期：2021-01-12
    • 文件大小：1048576
    • 提供者：weixin_38699724
« 12 3 4 »