您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 跨时钟域系统设计及同步器设计

  2. 多时钟域的数字系统设计,Verilog语言实现,含有基本电路源代码和testbench。有握手同步器和数据流同步器的简单实现,数据流同步器参照DesignWare中的Data_stream_sync设计。
  3. 所属分类:专业指导

    • 发布日期:2009-07-11
    • 文件大小:6144
    • 提供者:zaviichen
  1. A Short Introduction to ASIC Design Flow in AMIS Library

  2. 介绍了ASIC设计的后端 希望对你有用 Contents(部分) 1 Overview 2 1.1 Setting Up Environment . . . . . . . . . . . . . . . . . . . . . . . 2 2 Algorithm Modelling 2 3 RTL Coding 2 3.1 Style and Tricks . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 3.2 DesignWa
  3. 所属分类:Java

    • 发布日期:2010-01-12
    • 文件大小:161792
    • 提供者:mxic2008
  1. DesignWare Building Block IP.pdf

  2. DesignWare Building Block IP.pdf
  3. 所属分类:电信

    • 发布日期:2011-06-03
    • 文件大小:1048576
    • 提供者:xiangshengning
  1. dw8051文档

  2. DesignWare DW8051 MacroCell Databook
  3. 所属分类:嵌入式

    • 发布日期:2012-03-11
    • 文件大小:3145728
    • 提供者:lujunxu8
  1. High Speed Inter-Chip

  2. usb2.0的低功耗解决方案---The DesignWare USB HSIC solution is ideal for applications such as 3G/4G handsets, smartphones, set-top boxes and mobile internet devices. compared to the existing USB 2.0 enabled and suspend modes, thereby allowing devices to save
  3. 所属分类:C

    • 发布日期:2012-05-13
    • 文件大小:197632
    • 提供者:hallowwar
  1. DWC_USB20_FS_OTG-2.40a

  2. DESIGNWARE® USB 2.0 FULL-SPEED ON-THE-GO (OTG) CONTROLLER SUBSYSTEM
  3. 所属分类:Linux

    • 发布日期:2013-02-23
    • 文件大小:4194304
    • 提供者:hssghjjhg
  1. DesignWare Cores DDR3_2 SDRAM PHY Databook for TSMC55GP25

  2. DesignWare Cores DDR3_2 SDRAM PHY Databook for TSMC55GP25
  3. 所属分类:硬件开发

    • 发布日期:2014-02-21
    • 文件大小:1048576
    • 提供者:parkerjang
  1. DesignWare DW_ahb_icm Databook

  2. DesignWare DW_ahb_icm Databook
  3. 所属分类:其它

    • 发布日期:2014-12-21
    • 文件大小:827392
    • 提供者:imzsg
  1. 北大Verilog课件

  2. 介绍VerilogHDL, 内容包括: –Verilog应用 –Verilog语言的构成元素 –结构级描述及仿真 –行为级描述及仿真 –延时的特点及说明 –介绍Verilogtestbench •激励和控制和描述 •结果的产生及验证 –任务task及函数function –用户定义的基本单元(primitive) –可综合的Verilog描述风格 介绍Cadence Verilog仿真器, 内容包括: –设计的编译及仿真 –源库(source libraries)的使用 –用Verilog-X
  3. 所属分类:硬件开发

    • 发布日期:2015-02-08
    • 文件大小:2097152
    • 提供者:baidu_23207383
  1. sina33备份的文件20150609_2100.7z

  2. sina33备份的文件20150609_2100.7z 全志a33要生成设备节点需要改动的地方: sina33打开spidev0.0的步骤.txt (全志a33下生成设备节点/dev/spidev0.0) 0、 S:\lichee\tools\pack\chips\sun8iw5p1\configs\default\env.cfg bootdelay=0 修改为 bootdelay=3 方便按 enter 进u-boot,进行调试。 1、 rootroot@rootroot-E400:~/wy
  3. 所属分类:Android

    • 发布日期:2015-06-09
    • 文件大小:542720
    • 提供者:wb4916
  1. DesignWare Cores SATA AHCI Databook

  2. DesignWare Cores SATA AHCI Databook
  3. 所属分类:其它

    • 发布日期:2016-03-13
    • 文件大小:1048576
    • 提供者:sunmyfong
  1. DW8051核Verilog源代码和Datasheet

  2. DW8051 is designed by synopsys, and its instruction cycle is 4 clock, which lead to about 3 times faster than Intel 8051 with the same oscillator frequency. I writed ram, rom, some other perpherals such as DES, RNG, and its testbench, and it worked
  3. 所属分类:其它

    • 发布日期:2009-03-22
    • 文件大小:1048576
    • 提供者:eastboy007
  1. SOP for reusing xilinx IP

  2. Xilin/Vivado內建了許多的IP,但僅能在xilinx的開發環境內叫用,無法移植到真正的ASIC或Altera FPGA上使用,此SOP介紹如何直接將Xilin/Vivado內建的IP挪作他用.
  3. 所属分类:硬件开发

    • 发布日期:2018-08-15
    • 文件大小:579584
    • 提供者:hozlin
  1. dw_ethernet_databook_3.50a.pdf

  2. Synopsis Designware GMAC IP配套硬件手册,可以用于FPGA网络设计时做参考。
  3. 所属分类:网络设备

    • 发布日期:2018-12-10
    • 文件大小:6291456
    • 提供者:eesuik
  1. DWC_ahsata_databook.pdf

  2. DesignWare Cores SATA AHCI Databook synopsys sata 英文原文文档
  3. 所属分类:其它

    • 发布日期:2019-05-31
    • 文件大小:2097152
    • 提供者:qq_31643523
  1. 一个经典的从前端代码到后端版图的流程.rar

  2. 1 Overview 2 1.1 Setting Up Environment . . . . . . . . . . . . . . . . . . . . . . . 2 2 Algorithm Modelling 2 3 RTL Coding 2 3.1 Style and Tricks . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 3.2 DesignWare Components . . . . . . . . . .
  3. 所属分类:专业指导

    • 发布日期:2019-09-06
    • 文件大小:139264
    • 提供者:drjiachen
  1. dwc_ether_mac10_100_universal.docx

  2. The DesignWare® Ethernet MAC 10/100 Universal intellectual property (IP) core implements the link layer of an Open System Interconnection (OSI) Ethernet system. The silicon-proven Ethernet MAC Universal core is configurable and scalable to meet mult
  3. 所属分类:硬件开发

    • 发布日期:2019-09-12
    • 文件大小:59392
    • 提供者:qq_24035361
  1. 嵌入式系统/ARM技术中的全新DesignWare ARC HS处理器系列问世

  2. 导读:日前,新思科技公司宣布推出全新的DesignWare ARC HS处理器系列产品,该系列全新的处理器ARC HS34和HS36采用典型的28纳米(nm)硅工艺时,具有高性能的特点,是迄今为止性能最高的ARC处理器内核。   日前,新思科技公司宣布推出全新的DesignWare ARC HS处理器系列产品,该系列全新的处理器ARC HS34和HS36采用典型的28纳米(nm)硅工艺时,可提供高达2.2GHz的速度和1.9 DMIPS/MHz的性能,是迄今为止性能最高的ARC处理器内核。
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:77824
    • 提供者:weixin_38553275
  1. 全新DesignWare ARC HS处理器系列问世

  2. 导读:日前,新思科技公司宣布推出全新的DesignWare ARC HS处理器系列产品,该系列全新的处理器ARC HS34和HS36采用典型的28纳米(nm)硅工艺时,具有高性能的特点,是迄今为止性能的ARC处理器内核。   日前,新思科技公司宣布推出全新的DesignWare ARC HS处理器系列产品,该系列全新的处理器ARC HS34和HS36采用典型的28纳米(nm)硅工艺时,可提供高达2.2GHz的速度和1.9 DMIPS/MHz的性能,是迄今为止性能的ARC处理器内核。   众所
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:75776
    • 提供者:weixin_38613173
  1. gcc:Synopsys DesignWare ARC处理器系列的GCC开发树-源码

  2. gcc:Synopsys DesignWare ARC处理器系列的GCC开发树
  3. 所属分类:其它

    • 发布日期:2021-03-22
    • 文件大小:167772160
    • 提供者:weixin_42175035
« 12 »