摘要：激光雷达的发射波及回波信号经光电器件转换形成的电信号具有脉宽窄，幅度低，背景噪声大等特点，对其进行低速数据采集存在数据精度不高等问题。同时，A/D转换器与数字信号处理器直接连接会导致数据传输不及时，影响系统可靠性、实时性。针对激光雷达回拨信号，提出基于FPGA与DSP的高速数据采集系统，利用FPGA内部的异步FIFO和DCM实现A/D转换器与DSP的高速外部存储接口（EMIF）之间的数据传输。介绍了ADC外围电路、工作时序以及DSP的EMIF的设置参数，并对异步FIFO数据读写进行仿真，结

随着数字电子系统设计规模的扩大，一些实际应用系统中往往含有多个时钟，数据不可避免地要在不同的时钟域之间传递。如何在异步时钟之间传输数据，是数据传输中一个至关重要的问题，而采用FIFO正是解决这一问题的有效方法。异步FIFO是一种在电子系统中得到广泛应用的器件，多数情况下它都是以一个独立芯片的方式在系统中应用。本文介绍一种充分利用FPGA内部的RAM资源，在FPGA内部实现异步FIFO模块的设计方法。这种异步FIFO比外部FIFO 芯片更能提高系统的稳定性。 　　1 FIFO的基本结构和工作原理

摘要：本文提出了基于FPGA正码速调整的设计方案，采用格雷码对地址编码的异步FIFO设计，并利用MAXPLUSⅡ进行编译和仿真。结果表明，设计方法切实可行。 　　1 引言 　　在时分制数字通信系统中，为了扩大传输容量和提高传输效率，常常利用复接技术将 若干个低速数字信号合并成一个高速数字信号流，以便在高速宽带信道中传输。数字复接 器是把两个或两个以上的支路，按时分复用方式合并成一个单一的高次群数字信号设备， 其中包含码速调整结构。 　　码速调整就是把速率不同的各支路信号，调整成与复接设备定

目前数据采集系统朝着高速和高精度的方向发展。随着FPGA的集成度和运行速度的提高，可以满足高速数据采集系统的需求。FPGA内部具有丰富的存储单元，易于实现各种存储器(如FIFO、双口RAM等)；另外，基于查找表的逻辑单元可用于实现各种数字信号处理(如滤波等)，以辅助DSP处理器做各种预处理。 　　TI公司推出的高性能数字信号处理芯片TMS320C6000系列，工作频率最高可达到1GHz，具有处理速度快、灵活、精确和可靠性高等优点，作为数据采集系统中的主处理器，可以满足实时性的要求。基于以上考