注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的基于VHDL的MTM总线主模块有限状态机设计

  2. 摘要：为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用"单进程"式对该有限状态机进行了设计，并在QuartusⅡ开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。 　　MTM总线（Module Testing and Maintenance bus,MTMbus）是一种同步、串行、用于系统级的背

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：327680
    • 提供者：weixin_38701340

  1. EDA/PLD中的基于Saber的无刷直流电机控制系统仿真

  2. 导读：利用Saber仿真软件完成无刷直流电机控制系统的研究分析。分别对控制系统中的位置传感器、电子换向器、三相逆变电路进行研究与分析，并完成仿真模型的搭建、功能验证和性能分析，最后对各功能模块进行有机整合。完成控制系统的整体仿真试验，仿真结果证明，系统设计合理，其仿真结果与理论分析相吻合。 　　无刷直流电机是在有刷直流电机的基础上发展起来。1955年，美国的D.Harrison等人首次申请用晶体管换向电路代替有刷电机机械电刷的专利，标志这现代无刷直流电机的诞生。 　　相对于有刷电机，无刷直流

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：303104
    • 提供者：weixin_38656297

  1. EDA/PLD中的仿真设计数据中心为验证工程师带来福音

  2. 如今，越来越多的设计在系统层面进行，这是前所未有的。而让这一切得以实现的，是硬件仿真技术。硬件仿真允许将寄存器传输级（RTL）源代码作为模型，但同时又能提供足够的处理能力支持系统级工作，特别是涉及到软件开发或运行软件工作负荷的情况。 　　因此，硬件仿真已取代了兴盛30余年的RTL模拟器，成为万众瞩目的焦点。需要注意的是，我并非在此提倡大家摒弃RTL模拟器。在早期设计阶段的硬件验证过程，RTL模拟器当然是首选，而且是无与伦比的。它能快速编译一个设计页面，还具有某种程度的互动“假设”分析，在设计尺

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：261120
    • 提供者：weixin_38702047

  1. EDA/PLD中的SOC时序分析中的跳变点

  2. 跳变点是所有重要时序分析工具中的一个重要概念。跳变点被时序分析工具用来计算设计节点上的时延与过渡值。跳变点的有些不同含义可能会被时序分析工程师忽略。而这在SOC设计后期，也就是要对时序签字时可能会导致问题。后端设计工程师要知道跳变点的概念及其含义，这个非常重要。这也正是本文目的之所在。 　　1.跳变点定义： 　　跳变点可定义为逻辑高电平的百分比，作为测量压摆率和时延值的参照。图1(a)演示的是压摆率跳变点。 图1(a) 　　图1(b)演示的是时延跳变点。 图1(b) 　　跳变

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：163840
    • 提供者：weixin_38610682

  1. EDA/PLD中的基于FPGA IP核的FFT实现

  2. 0 引 言 　　数字信号处理领域中FFT算法有着广泛的应用。目前现有的文献大多致力于研究利用FFT算法做有关信号处理、参数估计、F+FT蝶形运算单元与地址单元设计、不同算法的FFT实现以及FFT模型优化等方面。而FPGA厂商Altera公司和Xilinx公司都研制了FFT IP核，性能非常优越。在FFT的硬件实现中，需要考虑的不仅仅是算法运算量，更重要的是算法的复杂性、规整性和模块化，而有关利用FFT IP核实现FFT算法却涉及不多。这里从Altera IP核出发，建立了基4算法的512点FF

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：348160
    • 提供者：weixin_38655561

  1. EDA/PLD中的使用NI PXI和LabVIEW实时模块有效简化硬件在环仿真系统

  2. 创建一个硬件在环平台，该平台有着每秒重复1000次的确定性循环速率，可以管理数以千计的I/O端口，可以适应高达2000路通道而没有性能的损失，集成多于10个可以实时运行设备模型的节点，并且以千万分之一秒的定时抖动共享仿真和I/O数据。所有需要实现的功能都要求严格的完成时间表和具有很高的成本效益。 　　使用多个NI PXI机箱和各种具有模拟和数字I/O端口的NI 模块、ARINC-429硬件，集成在微软Windows平台上开发的高效LabVIEW和LabVIEW 实时模块，以及由反射内存卡和TC

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：155648
    • 提供者：weixin_38613330

  1. EDA/PLD中的基于MATLAB的高功率因数整流器仿真实验平台研究

  2. 1 概述 　　简单系统可直接建立模型，并分析模块之间的相互关系以及模块输入输出关系。但对相对复杂的系统，Simulink包含多个模块，使得各个模块之间的相互关系非常复杂，不利于分析。为此，可将具有一定功能的模块群进行封装，用户不必了解其内部结构，只需了解其功能和输入参数即可。而且每个模块可移植。仿真实验平台封装的主要模块包括：典型的单相整流器主电路，三相全控桥整流器主电路，检测模块(坐标变换)，脉冲产生模块，控制模块，测量模块等。通过仿真得到三相可逆PWM整流器的主电路电感值、开关频率等参数，

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：429056
    • 提供者：weixin_38531788

  1. EDA/PLD中的基于一种可编程ExpressCard解决方案

  2. ExpressCard模块是由PCMCIA推出的一种更薄、更快、更轻的抽屉式插卡，用以取代现有的PC卡和CardBus模块，主要用于笔记本计算机后继市场中的功能性升级和扩展。同样，ExpressCard模块最初旨在服务于笔记本计算机后继市场(图1a)。 　　在桌面计算机市场(图1b)，无论PC制造商还是最终用户，都强烈希望向密封盒模型迁移，拥抱通过抽屉式扩展卡这种已在笔记本计算机领域应用达十年之久的轻松的傻瓜式升级方式。桌面计算机领域的这一趋势为最终用户带来易用性，使PC制造商实现更少维修成本

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：159744
    • 提供者：weixin_38738977

  1. EDA/PLD中的FPGA功能仿真方法拓展——集成环境仿真

  2. 功能仿真在FPGA的设计流程中是至关重要的，通过仿真可及时修改源程序的错误，得到正确设计。传统仿真方法是分别对每个独立的FPGA功能模块或子模块进行仿真，此方法有一弊处就是忽略了与其他器件的关联，对可信度产生影响。 　　集成仿真就是把待测FPGA功能块、关联FPGA功能块和相关器件模型同时放在一个测试平台，利用此平台进行对待测FPGA模块或子模块进行仿真。此方法最显然的是加入了关联器件，仿真更加完整。关键技术在于测试源代码VHDL文件按照相关标准的编写，并多次修改，以使仿真通过。  来源:zh

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：31744
    • 提供者：weixin_38660359

  1. EDA/PLD中的Visual C++中调用DLL实现数据加密

  2. 摘 要：介绍了动态链接库这种模块复用方法及在VC中对它的调用，并给出了一个通过复用来实现数据加密的具体实例。引言　　模块化思想贯穿于软件工程各个发展阶段，模块复用是构建大系统的一种重要思想。模块复用方法有：函数、函数库、动态链接库、COM。其都是基于模块化的基本思想。函数是最简单的模块化思想，也是后面方法的基础，甚至是一个应用程序的基础。函数库是函数的组合，一般将一些功能相似的函数放在一起作为函数库，这种函数库通常叫做静态库，其链接方式是静态的。COM即组件对象模型，是一种集成技术，可以使程序在

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：89088
    • 提供者：weixin_38647517

  1. EDA/PLD中的CoolRunner-II器件的时序模型描述

  2. Coo1Runner-Ⅱ器件外部信号从引脚进入器件后通过输入/输出模块级内部互连矩阵AIM从AIM再分配到各个功能模块。在整个过程中都需要附加额外的延迟 真延迟的多少取决于信号传输的路径和模块的种类，对于Coo1Runner-Ⅱ器件来说，各个路径和模块的延迟特性是固定和独立的，其时序模型(Timing Model)如图所示。 　　如图 CoolRunner-II的时序模型 　　如图中各个延迟参数及其说明如表所示。 　　如表 CoolRunner-II各个延迟参数及其说明 　　  

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：185344
    • 提供者：weixin_38703277

  1. EDA/PLD中的EDA的进程模型

  2. 在VHDL的设计中，对于一个系统中的多个模块，我们也可以不采用实体互连的方法进行设计，而是通过进程的互连构成一个整体。所谓 SA进程，就是对数字器件的功能和延时进行建模的设计实体。器件与进程的对应关系有如下几种：①单个的器件映射为单个进程；②单个的器件 　　映射为多个进程；③－系列器件映射为一个进程。数字系统模块模型中模块之间的连线在进程模型网络中用信号进行标记，如图所示。 　　如图 进程建模示意图　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：50176
    • 提供者：weixin_38548421

  1. EDA/PLD中的EDA的模块模型

  2. 在VHDL的设计中，最常用的方法就是将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模块，层层分解，直至整个系统中各子系统关系合理，并便于逻辑电路级的设计和实现为止。将系统分解后，首先将各个小的模块作为一个单独的设计实体进行设计，再将各个相关的设计实体组成更高层次的设计实体进行设计，如此重复下去，直到最顶层的设计实体设计好为止，这就是模块建模的思想，如图所示。 　　如图 模块建模示决图　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：46080
    • 提供者：weixin_38650516

  1. EDA/PLD中的NI发布LabVIEW8.5控制设计与和仿真模块

  2. 美国国家仪器有限公司（简称NI）宣布推出其NI LabVIEW8.5控制设与仿真模块。作为LabVIEW图形化系统设计平台的扩展，该模块可以帮助工程师和科学家们分析开环模型的状况，设计闭环控制器，仿真系统以及创建实时操作。该模块最新版本引入了全新的设计功能，如解析比例积分微分（PID）以提高系统的闭环的稳定性和对于多变量系统的模型预测控制。LabVIEW控制设计与仿真模块还带有18个全新的".m"文件函数来扩展对LabVIEW Mathscr ipt的支持，以简化诸如建模、定义模型如何连接和分析

  3. 所属分类：其它

    • 发布日期：2020-11-22
    • 文件大小：64512
    • 提供者：weixin_38521831

  1. EDA/PLD中的Verilog HDL 主要功能list

  2. y 基本逻辑门，例如and 、or 和nand 等都内置在语言中。y 开关级基本结构模型，例如pmos 和nmos 等也被内置在语言中。y 可采用三种不同方式或混合方式对设计建模。这些方式包括：行为描述方式—使用过程化 结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模。y Verilog HDL 中有两类数据类型：线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。y 能够描述层次设计，可使用模块实例结构描述任何

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：47104
    • 提供者：weixin_38744778

  1. EDA/PLD中的Verilog HDL的时延

  2. Verilog HDL模型中的所有时延都根据时间单位定义。 下面是带时延的连续赋值语句实例。　　assign #2 Sum = A ^ B;#2指2个时间单位。　　使用编译指令将时间单位与物理时间相关联。这样的编译器指令需在模块描述前定义，如下所示:　　` timescale 1ns /100ps此语句说明时延时间单位为1ns并且时间精度为100ps (时间精度是指所有的时延必须被限定在0.1ns内)。 如果此编译器指令所在的模块包含上面的连续赋值语句, #2 代表2ns。　　如果没有这样的编译

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：27648
    • 提供者：weixin_38584642

  1. EDA/PLD中的基于FPGA的DS/CDMA解扩解调模块设计与实现

  2. 在CDMA通信系统中，用于基站信号转发的接收机是一个核心模块，一台接收机只是处理一路用户的解扩解调显然是不合理的，为了提高接收机的效率和降低成本，有必要设计一种多路CDMA信号通用解扩解调平台。而FPGA具有功能强大，开发工程投资小，周期短，可反复编程修改，保密性能好，开发工具智能化等优点，本项目决定采用FPGA作为设计平台；本文首先建立了CDMA信号的扩频调制与解扩解调系统模型，然后提出设计这样一个多路CDMA信号通用解扩解调平台。该平台将保证处理CDMA解扩解调的通用性，既可以将此平台用在C

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：259072
    • 提供者：weixin_38600341