您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA/PLD中的PCB上FPGA的同步开关噪声分析

  2. 如今CMOS技术让一块FPGA器件可以拥有多个I/O接口。同时,近几年,低功耗已开始成为高速I/O接口的主流概念。降低功耗最有效的途径就是降低电压,而电压降低就会导致I/O接口所允许的噪声余量变小。因此,对FPGA用户而言,量化芯片、封装和PCB环境下的系统级同步开关噪声(SSN)就显得十分必要。   本文对SSN进行了系统性介绍,着重介绍由FPGA输出缓冲导致的SSN。这种噪声一般被称作同步开关输出噪声(SSO),与输入缓冲导致的SSN不同。本文介绍了系统级SSO的成因,并提出了一种分层的系
  3. 所属分类:其它

    • 发布日期:2020-11-11
    • 文件大小:162816
    • 提供者:weixin_38571453
  1. EDA/PLD中的FPGA上同步开关噪声的分析

  2. 概述   随着半导体技术的快速发展,近年来FPGA的器件容量和输入输出的管脚数量都极大的增加了,例如StratixIV器件,最大的一款EP4SE680拥有68.11万个逻辑单元和1104个输入输出管脚。大量的输出管脚在同一时刻翻转会引起同步切换噪声。目前同步切换噪声是FPGA领域的一个新的挑战。   同步切换噪声的定义   当大量的输出管脚在同一个时刻从高电平到低电平的切换或者从低电平到高电平的切换,会在相邻的管脚上引入噪声,这就是同步切换噪声。   典型的一个同步切换噪声的测试设置如图
  3. 所属分类:其它

    • 发布日期:2020-11-08
    • 文件大小:34816
    • 提供者:weixin_38713412