注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的基于FPGA的帧同步系统设计方案

  2. 摘要：本文介绍了集中式插入法帧同步系统的原理，分析了帧同步系统的工作流程。采用模块化的设计思想，利用VHDL设计了同步参数可灵活配置的帧同步系统，阐述了关键部件的设计方法，提出了一种基于FPGA的帧同步系统设计方案。 　　在Xilinx的FPGA器件XC3S200-4FT200上对方案中设计的帧同步系统进行了实现，利用Modelsim 6.0软件进行了仿真测试。仿真结果表明，本方案设计的同步系统工作稳定，满足性能要求。 　　0 引言 　　在数字通信系统中，发送端一般以一定数目的码元组成一个

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：269312
    • 提供者：weixin_38502814

  1. EDA/PLD中的基于模块化设计方法实现FPGA动态部分重构

  2. 摘要：介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程，能使重构模块在系统运行时改变其逻辑功能，而固定模块逻辑功能不中断，同时器件的重构时间大大减少。 　　随着可编程技术的不断发展，FPGA被广泛应用于电子设计的各个领域。新的设计思想和设计方法也被不断的提出和应用，如FPGA的动态部分重构技术。所谓动态重构是指对于时序变化的数字逻辑系统，其时序逻辑的发生，不是通过调用芯片内

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：244736
    • 提供者：weixin_38599537

  1. EDA/PLD中的FPGA可重复配置和测试系统的实现

  2. 从制造的角度来讲，FPGA测试是指对FPGA器件内部的逻辑块、可编程互联线、输入输出块等资源的检测。完整的FPGA测试包括两步，一是配置FPGA、然后是测试FPGA，配置FPGA是指将FPGA通过将配置数据下载编程使其内部的待测资源连接成一定的结构，在尽可能少的配置次数下保证FPGA内部资源的测试覆盖率，配置数据称为TC，配置FPGA的这部分时间在整个测试流程占很大比例；测试FPGA则是指对待测FPGA施加设计好的测试激励并回收激励，测试激励称为TS。 　　通常来说，要完成FPGA内部资源的完

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：144384
    • 提供者：weixin_38548817

  1. EDA/PLD中的基于FPGA的图形点阵液晶显示模块的应用设计

  2. 摘要：提出了一种基于FPGA和T6963C模块来控制液晶显示的实现方法。介绍了液晶显示控制器T6963C的性能特点，给出了FPGA与液晶显示屏WG240128B的硬件接口电路、软件设计流程和液晶显示程序。 　　0引言 　　由于液晶显示具有可编程驱动、接口控制方便、体积小、功耗低、具有良好的可视化人机界面等优点。因而在移动通信终端、便携计算机、GPS卫星定位系统等领域，尤其是便携式仪器仪表中得到了广泛应用。FPGA的超大规模集成优势和内部逻辑单元的可重复配置特点。使得其在芯片控制和接口设计中成

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：455680
    • 提供者：weixin_38734200

  1. EDA/PLD中的CPLD/FPGA器件的开发过程

  2. 实现PLD器件功能最关键的技术是计算机辅助设计（CAD）。CAD技术和设计软件及开发环境对于 CPLD/FPGA的设计至关重要，尤其是FPGA器件更依赖于开发软件，CPLD/FPGA器件厂商都推出了自己的集成 开发环境（IDE），Xilinx公司最新的IDE为ISE 9.1，Altera公司的IDE为QUARTUS II。应用这些IDE软件 ，可以实施以下任务：初始的设计输人、综合、实现（包括翻译、映射、布局布线）、仿真验证及器件的 下载配置，来完成完整的设计流程，如图1所示。 图1    G

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：56320
    • 提供者：weixin_38551431

  1. EDA/PLD中的FPGA 重复配置和测试的实现

  2. 从制造的角度来讲，FPGA测试是指对FPGA器件内部的逻辑块、可编程互联线、输入输出块等资源的检测。完整的FPGA测试包括两步，一是配置FPGA、然后是测试FPGA，配置FPGA是指将FPGA通过将配置数据下载编程使其内部的待测资源连接成一定的结构，在尽可能少的配置次数下保证FPGA内部资源的测试覆盖率，配置数据称为TC，配置FPGA的这部分时间在整个测试流程占很大比例；测试FPGA则是指对待测FPGA施加设计好的测试激励并回收激励，测试激励称为TS。 　　通常来说，要完成FPGA内部资源的完

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：141312
    • 提供者：weixin_38518006

  1. EDA/PLD中的FPGA器件配置流程

  2. Xilinx的FPGA器件配置流程共有4个阶段，每个阶段分别执行不同的命令和操作。这4个阶段分别为配置存储器清除、初始化、装入配置数据和启动器件，下面以Spartan-3的加载为例说明这个过程。 　　(1)配置存储器清除阶段(如图1所示) 　　在该流程中，检测VCCINT是否大于1V，辅助电源rCCAUX是否大于2V，BANK4(VCCO_4)的电源电压是否大于1V。所有的非配置引脚，即用户输入／输出引脚被上拉(与HSWAP_EN的状态有关)，INIT_B初始化状态信号，DONE将信号置为低

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：181248
    • 提供者：weixin_38729607