注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VHDL的数字时钟的设计

  2. 随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出.EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑优化和仿真测试,直至实现既定的电子线路系统功能.本文介绍了基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧.在QuartusⅡ开发环境中编译和仿真了所设计的程序,并逐一调试验证程序的运行状况.仿真和验证的结果表明,该设计方法切实可行,该数字时钟

  3. 所属分类：嵌入式

    • 发布日期：2009-05-30
    • 文件大小：293888
    • 提供者：armxing

  1. 基于VHDL的数字时钟设计

  2. VHDL是一种标准的硬件描述语言,该语言可以描述硬件电路的功能、信号连接关系及定时关系,是当今电子设计自动化(EDA)的核心技术.本文通过简易电子表的设计实例,详细介绍了利用VHDL设计电路的流程和方法.

  3. 所属分类：专业指导

    • 发布日期：2009-05-30
    • 文件大小：205824
    • 提供者：armxing

  1. 数字电子钟（有用VHDL设计的，也有石英晶体振荡器电路）含电路图

  2. 是我做毕业设计论文时用的。 目 录 前言:…………………………………………………………………1 一、设计任务:……………………………………………………………2 二、题目分析与整体构思:………………………………………………3 三、硬件电路设计:………………………………………………………4 四、程序设计:……………………………………………………………5 五、心得体会:……………………………………………………………6 附录:……………………………………………… …………………7 参考文献:……………

  3. 所属分类：嵌入式

    • 发布日期：2009-06-02
    • 文件大小：1048576
    • 提供者：star_xinger

  1. 基于Muhisiml0的数字时钟仿真探讨

  2. ：随着电子设计自动化(EDA)技术的发展，开创了利用“虚拟仪器”、“虚拟器件”在计算 机上进行电子电路设计和实验的新方法。学生可以在Muhisiml0软件中进行模拟仿真，避免 了实际操作的繁杂和不便，同时节约了实验器材，有助于学生边学边用，从而学以致用。通过 这个数字时钟的仿真，帮助学生认识其软件作用，深入分析其原理，帮助学生了解数字时钟工 作原理。

  3. 所属分类：嵌入式

    • 发布日期：2009-07-18
    • 文件大小：239616
    • 提供者：ddc2006

  1. EDA课程设计报告--八位频率计

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短

  3. 所属分类：硬件开发

    • 发布日期：2009-12-09
    • 文件大小：278528
    • 提供者：yueh5

  1. 多功能数字时钟 数字电子技术课程设计

  2. 多功能数字时钟 数字电子技术课程设计 里面包括3个文档和maxplus2仿真文件，非常详细

  3. 所属分类：嵌入式

    • 发布日期：2009-12-17
    • 文件大小：425984
    • 提供者：yomiyomi123

  1. EDA技术与VHDL 电子时钟课程设计报告

  2. 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。电路通过使用数字元件，采用三个计数器来构成完成二十四小时的数字钟设计，并且将译码器和二选一数字选择器配合使用来完成动时间写出。此外，使能端和复位端控制信号用来控制电路，使得该电路可以完成保持、清零、预置时间、等一系列的功能。

  3. 所属分类：专业指导

    • 发布日期：2010-01-04
    • 文件大小：660480
    • 提供者：nemolei

  1. 基于VHDL的电子时钟设计

  2. 随着EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑优化和仿真测试，直至实现既定的电子线路系统功能。本文介绍了基于VHDL硬件描述语言设计的多功能数字闹钟的思路和技巧。在Quartus 11开发环境中编译和仿真了所设计的程序，并逐一调试验证程序的运行状况。仿真和验证的结果表明，该设计方法切实可行，该数字

  3. 所属分类：嵌入式

    • 发布日期：2010-03-29
    • 文件大小：254976
    • 提供者：ILLLQ

  1. 基于EDA仿真技术的电子时钟系统设计

  2. VHDL是Very High Speed Integrated Circuit Hardware Descr iption Language的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。它的硬件描述能力强,能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展,这种语言的效益与作用日益明显,每年均能够以超过30%的速度快速成长。 这次毕业设计的内容

  3. 所属分类：嵌入式

    • 发布日期：2010-04-28
    • 文件大小：169984
    • 提供者：xl77777777

  1. 基于EDA技术的数字电子时钟设计修改

  2. 电子设计自动化 Electronic Design Automation （以下简称EDA）技术已经代替传统的集成电路设计方法，逐渐成为电子系统设计者的主要设计手段。MAXplusⅡ是EDA仿真软件之一。具有功能强大、界面友好和使用方便等特点，是目前教育与工业界流行的集成电路辅助设计软件。MAXplusⅡ是一种在电子技术工程与电子技术教学中广泛应用的优秀计算机仿真软件，被誉为“计算机里的电子实验室”。本文介绍了一种基于MAXplusⅡ软件设计数字电子钟的方法。

  3. 所属分类：嵌入式

    • 发布日期：2010-05-17
    • 文件大小：403456
    • 提供者：d602909401

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. 基于FPGA的数字时钟设计

  2. EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数模块、处理器及外设模块，并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和电路波形仿真，运用sopc技术嵌入内核并创建了系统所需的外部设备FLASH和SRAM软件通过使用NiosII运用C语言进行编程然后下载到硬件电路中

  3. 所属分类：C

    • 发布日期：2010-06-16
    • 文件大小：1048576
    • 提供者：mavellous1986

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8388608
    • 提供者：sundyqt

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. 全国大学生电子设计竞赛培训教程

  2. 很全很系统的电子设计竞赛教程 全国大学生电子设计竞赛训练教程 目 录 第1章电子设计竞赛题目与分析 1.1 全国大学生电子设计竞赛简介 1.1电子设计竞赛题目.doc(49 KB, 下载次数: 4829) 1.2 全国大学生电子设计竞赛命题原则及要求 1.2.1 命题范围 1.2.2 题目要求 1.2.3 题目类型 1.2.4 命题格式 1.2.5 征题办法 1.3 电子设计竞赛的题目分析 1.3.1 电源类题目分析 1.3.1 电源类题目分析.doc(110.5 KB, 下载次数: 7116

  3. 所属分类：其它

    • 发布日期：2014-05-11
    • 文件大小：13631488
    • 提供者：u010102994

  1. 基于EDA技术的数字电子时钟设计

  2. 以Electronic Workbench 6.0 软件作为电子钟设计工作台，并以数字电子钟的设计理论作为基础，阐述如何应用Electronics Workbench 6.0软件进行数字电路的设计与仿真。 设计出的电子钟必须具备基本功能：能显示‘时’、分’、‘秒’，显示时间从00.00.00到23.59.59。

  3. 所属分类：嵌入式

    • 发布日期：2008-11-13
    • 文件大小：1048576
    • 提供者：jcs8848

  1. EDA课程设计报告(数字电子时钟)

  2. EDA技术在硬件实现方面融合了大规模集成电路制造技术，IC版图设计技术、ASIC测 试与封装技术、FPGA /CPLD编程下载技术、自动检测技术等；EDA技术为现代电子理论和设计的表达与实现提供了可能性。在现代技术的所有领域中，纵观许多得以飞速发展的科学技术，多为计算机辅助设计，而非自动化设计。显然，最早进入设计自动化的技术领域之一是电子技术，这就是为什么电子技术始终处于所有科学技术发展最前列的原因之一。不难理解，EDA技术已不是某一学科的分支，或某种新的技能技术，应该是一门综合性学科。它融合

  3. 所属分类：讲义

    • 发布日期：2017-12-29
    • 文件大小：321536
    • 提供者：love__remember

  1. 多时钟域数据传递的Spartan-II FPGA实现

  2. 随着EDA技术的发展，由于其在电子系统设计领域中的明显优势，FPGA已经在许多方面得到了广泛应用，特别是在无线通信领域，FPGA以其极强的实时性，指令软件编程的极大灵活性赢得了巨大的市场。本文采用FPGA来设计一款广泛应用于计算机、Modem、数据终端以及许多其他数字设备之间的数据传输的专用异步并行通信接口芯片，实现了某一时钟域(如66 MHz)的8位并行数据到另一低时钟域(如40 MHz)16位并行数据的异步转换，并且客户可以根据自己的要求进行数据定义。完成数据在不同时钟域间的正确传递的同时防

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：232448
    • 提供者：weixin_38628362

  1. EDA/PLD中的多时钟域数据传递的FPGA实现

  2. 随着EDA技术的发展，由于其在电子系统设计领域中的明显优势，FPGA已经在许多方面得到了广泛应用，特别是在无线通信领域，FPGA以其极强的实时性，指令软件编程的极大灵活性赢得了巨大的市场。本文采用FPGA来设计一款广泛应用于计算机、Modem、数据终端以及许多其他数字设备之间的数据传输的专用异步并行通信接口芯片，实现了某一时钟域(如66 MHz)的8位并行数据到另一低时钟域(如40 MHz)16位并行数据的异步转换，并且客户可以根据自己的要求进行数据定义。完成数据在不同时钟域间的正确传递的同时防

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：102400
    • 提供者：weixin_38625192

  1. 多时钟域数据传递的FPGA实现

  2. 随着EDA技术的发展，由于其在电子系统设计领域中的明显优势，FPGA已经在许多方面得到了广泛应用，特别是在无线通信领域，FPGA以其极强的实时性，指令软件编程的极大灵活性赢得了巨大的市场。本文采用FPGA来设计一款广泛应用于计算机、Modem、数据终端以及许多其他数字设备之间的数据传输的专用异步并行通信接口芯片，实现了某一时钟域(如66 MHz)的8位并行数据到另一低时钟域(如40 MHz)16位并行数据的异步转换，并且客户可以根据自己的要求进行数据定义。完成数据在不同时钟域间的正确传递的同时防

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：103424
    • 提供者：weixin_38670529
« 12 »