注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于EDA的智力抢答器设计

  2. 智力竞赛抢答器设计 一、设计任务： 设计一个具有锁存与显示功能的8人抢答逻辑电路。抢答开始之前，由主持人按下复位开关清除信号，所有的数码管均熄灭。当主持人宣布“开始抢答”后，计时器开始计时并以数码管显示，在规定的时间内首先做出判断的参赛者立即按下按钮，数码管显示该选手的序号，而其余七个参赛者的按钮将不起作用，信号也不再被输出，直到主持人再次清除信号为止。 二、设计要求： 1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S1 ~ S8表示； 2. 设置一个系统清除和抢答控制开关S，该开

  3. 所属分类：专业指导

    • 发布日期：2009-05-09
    • 文件大小：27648
    • 提供者：yy198768

  1. eda电梯控制与原理框图

  2. EDA中的电梯控制器的主要VHDL源程序

  3. 所属分类：专业指导

    • 发布日期：2009-06-29
    • 文件大小：1048576
    • 提供者：xiongman

  1. 基于FPGA的七人抢答器的设计

  2. 本设计是用VHDL语言设计的多功能七人抢答器，已经过仿真验证，包括设计原理，原理框图，软件实现和硬件下载，全都弄好了哦！

  3. 所属分类：嵌入式

  1. 智能函数发生器 EDA MAXPLUS 毕业设计

  2. 目 录 引言………………………………………………………………………………………………1 1．EDA和Max+plusⅡ软件介绍…………………………………………………………………2 1.1 EDA技术的简介…………………………………………………………………………2 1.2 Max+plusⅡ软件的介绍…………………………………………………………………3 2．设计要求………………………………………………………………………………………4 3．设计思路…………………………………………………………………

  3. 所属分类：嵌入式

    • 发布日期：2010-05-29
    • 文件大小：281600
    • 提供者：Waseem

  1. 基于EDA的计组原理实验--数据通路

  2. 3.4.1 基本知识点 1. 数据通路中运算器与存储器协调工作原理。 2. 数据及地址在数据通路上传输方法。 3.4.2 实验设备 1. PC机一台； 2. 数字系统实验箱； 3. MAX+PLUSII或QUARTUSII配套软件； 3.4.3 实验相关知识介绍 1. 数据通路概述？ 书P155 3.4.4 实验内容 3.4.4.1 数据通路实验 实验原理框图如图a所示。 重画 书P148页 图10-1（注：寄存器，不写芯片号） P148 内容节选

  3. 所属分类：嵌入式

    • 发布日期：2010-12-22
    • 文件大小：640000
    • 提供者：dajie4645

  1. 步进电机控制电路一种基于FPGA的实现

  2. 提出了一种利用EDA 技术, 实现步进电机控制系统数字输入的方案, 从而实现了对步进电机的精确控制。介绍了系统的原理与结构框图, 详细论述了控制电路核心部分的设计原理和实现, 并给出了仿真波形。该系统具有修改便、使用灵活、可靠性高、可移植性强等优点.

  3. 所属分类：硬件开发

    • 发布日期：2011-03-05
    • 文件大小：293888
    • 提供者：vip_lxshr

  1. 调幅发射机 EDA电路仿真

  2. 小功率调幅发射机的设计指标，方案选择及原理框图 调幅发射机的电路形式和工作原理 电路的仿真与分析

  3. 所属分类：专业指导

    • 发布日期：2011-06-29
    • 文件大小：1048576
    • 提供者：taolei372817455

  1. 信号发生器

  2. 基于FPGA的信号发生器原理框图如图3-15a所示。硬件电路包括FPGA、按键、7 段 LED 数码管、高速D/A转换器。利用EDA工具软件QuartusII13.0 完成FPGA 内部数字系统设计，使信号发生器达到要求的功能和指标。 图 3-15a 信号发生器原理框图 依次完成以下实验内容 （1）设计固定频率锯齿波发生器，产生固定频率（f=5MHz/256≈19.5kHz）的锯齿波， 原理框图如图3-15b 所示。CLK0 为频率固定的外部时钟，用示波器观测D/A 转换器输出 的波形。 图3

  3. 所属分类：硬件开发

    • 发布日期：2017-10-15
    • 文件大小：15728640
    • 提供者：qq_39361534

  1. 模拟技术中的基于ADS仿真的低噪声放大器设计

  2. 1 引 言 　　低噪声放大器(LNA)位于射频接收机的前端，其主要功能是对微弱信号进行低噪声放大。在低噪声放大器的设计过程中，要综合考虑其放大能力、噪声系数和匹配等因素，这需要大量的理论计算和smith圆图分析，给设计工作带来困难。 　　Advanced Design System(ADS)软件是Agilent公司在HPEESOF系列EDA软件基础上发展完善的综合设计软件，内含很多进行小信号放大器设计的控件，能实现大量的计算和smith圆图分析。以下将介绍如何利用ADS设计和仿真低噪声放大器

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：301056
    • 提供者：weixin_38500607

  1. EDA/PLD中的基于FPGA的大动态数控AGC系统设计

  2. 随着软件无线电技术和FPGA、DSP、AD 等技术的高速发展，数字接收机的应用日益广泛。为了扩大数字接收机的ADC 动态范围，广泛采用了自动增益控制(AGC) ，使接收机的增益随着信号的强弱进行调整，其性能的好坏直接影响着接收机能否高质量稳定接收。传统的AGC 电路大都采用模拟电路,但由于模拟AGC 缺乏智能性，难以实现复杂的控制算法，且精度不高，调试复杂。这里介绍了一种基于FPGA 和数控VGA 芯片AD8370 的数字自动增益控制的实现方法，实时地调整中频接收机的增益，大大增强了系统的动态范

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：218112
    • 提供者：weixin_38637878

  1. EDA/PLD中的基于CPLD和MT8880的远程控制及播音系统设计

  2. 摘要： 介绍了一种基于CPLD和MT8880的远程控制及语音通信的解决方案。给出了系统的原理框图和关键电路， 并对关键电路的工作原理进行了说明； 最后给出了系统主机控制器中关键模块的QUARTUS II设计图及基于VHDL语言的MT8880收发程序源代码。 　　0 引言 　　DTMF传输具有很强的抗干扰能力， 故可广泛用于电话通信系统， 也可以在数据通信系统中用来实现各种数据流和语音等信息的远程传输。 　　本文介绍的广播、对讲系统就是基于DTMF的原理设计， 可在主机端通过MIC与相应的部

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：434176
    • 提供者：weixin_38502292

  1. EDA/PLD中的低频数字相位（频率）测量的CPLD实现

  2. 在电子测量技术中，测频测相是最基本的测量之一。相位测量仪是电子领域的常用仪器，当前测频测相主要是运用等精度测频、PLL锁相环测相的方法。研究发现，等精度测频法具有在整个测频范围内保持恒定的高精度的特点，但是该原理不能用于测量相位。PLL锁相环测相可以实现等精度测相，但电路调试较复杂。因此，选择直接测相法作为低频测相仪的测试方法。 　　设计的低频测相仪，满足以下的技术指标：a .频率20-20KHz；b .输入阻抗≥100KΩ；c.相位测量绝对误差≤1度； d.具有频率测量和数字显示功能；e.显

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：122880
    • 提供者：weixin_38746293

  1. EDA/PLD中的Coo1Runner-Ⅱ器件实现功能描述

  2. I2C总线是一个通用的串行总线，仅有两个信号线，分别是SCL(时钟)和SDA(数据)。每一个连接到总线上的设备，无论是主设备还是从设备，均可以通过软件寻址。而且对于每一个设备，这个地址是惟一的。 　　本设计在Coo1Runner-Ⅱ中实现，包含一个异步的微控制器接口(uC)和一个I2C接口，I2C可以被配置为方或从。此I2C控制器可以与系统中的微控制或微处理器互连，其原理框图如图所示。 如图　I2C总线控制器原理框图　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：72704
    • 提供者：weixin_38527978

  1. EDA/PLD中的Coo1Runner-Ⅱ器件实现设计范例和实现CPLD的原理图

  2. CPLD的原理框图如图所示。 　　如图 CPLD的原理框图　　行扫描线由移位寄存器输出驱动，在时钟ck的驱动下移位寄存器工作，同一时间只有一位行线为“0”。列线全部接有内部上拉，在没有键按下的情况下，列线全为“1”。同时与门输出也为“1”，移位寄存器继续工作；当有键按下时，与门输出为低。禁止移位寄存器操作，直到按键被释放。 　　行列编码电路的输出组成键盘的编码输出，输入到处理器。　　此参考设计包括Verilog源代码、Verilog测试文件和.ucf文件。.ucf文件中有关于内部上拉电阻的

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：115712
    • 提供者：weixin_38558054

  1. EDA/PLD中的EDA的原理框图

  2. 原理框图就是通过一个设计实体内部各个组成部件的互连来描述系统的内部组成及其相互之间的关系的一种图形表示模型。根据其描述的抽象层次，原理框图有门级、寄存器级、芯片级、系统级原理框图等几种。如图是门级、寄存器级、芯片级、系统级原理框图的示例。 　　如图 门级、寄存器级、芯片级、系统级原理框图　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：58368
    • 提供者：weixin_38606656

  1. EDA/PLD中的基于CPLD的位同步时钟提取电路设计

  2. 引言 异步串行通信是现代电子系统中最常用的数据信息传输方式之一，一般情况下，为了能够正确地对异步串行数据进行发送和接收，就必须使其接收与发送的码元同步，位同步时钟信号不仅可用来对输入码元进行检测以保证收发同步，而且在对接收的数字码元进行各种处理等过程中，也可以为系统提供一个基准的同步时钟。 本文介绍的位同步时钟的提取方案，原理简单且同步速度较快。整个系统采用VerilogHDL语言编写，并可以在CPLD上实现。 位同步时钟的提取原理 本系统由一个跳变沿捕捉模块、一个状态寄存器和一个可控

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：105472
    • 提供者：weixin_38635682

  1. EDA/PLD中的基于FPGA的QPSK高速数字调制系统的研究与实现

  2. 摘要：介绍了一种基于FPGA的QPSK的高速数字调制系统的实现方案。先从调制系统的基本框图入手，简要介绍其实现原理及流程；然后着重介绍FPGA功能模块的软件编程、优化及整个系统的性能。 关键词：FPGA QPSK 直接序列扩频 高速调制1 系统实现原理及流程本调制系统的设计目的是实现高速数字图像传输。系统的硬件部分主要包括FPGA、A/D转换器、D/A转换器、正交调制器、输出电路等。根据数字图像传输的特点，采用扩频调制技术。这是因为扩频方式的抗干扰、抗衰落及抗阻塞能力强，而且扩频信号的功率

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：97280
    • 提供者：weixin_38597889

  1. EDA/PLD中的一种基于FPGA的直接序列扩频基带处理器

  2. 摘 要：本文设计实现了一种基于FPGA的直接序列扩频基带处理器，并阐述了其基本原理和设计方案。关键词：扩频；FPGA；数字匹配滤波器；基带处理器引言扩频通信技术具有抗干扰、抗多径、保密性好、不易截获以及可实现码分多址等许多优点，已成为无线通信物理层的主要通信手段。本文设计开发了一种基于直接序列扩频技术(DS-SS)的基带处理器。 直接序列扩频通信直接序列扩频通信系统原理框图如图1所示。该处理器由FPGA芯片，完成图1中两虚线框所示的基带信号处理部分。扩频方式为11位barker码扩频，采用

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：89088
    • 提供者：weixin_38551143

  1. 基于ADS仿真的低噪声放大器设计

  2. 1 引 言 　　低噪声放大器(LNA)位于射频接收机的前端，其主要功能是对微弱信号进行低噪声放大。在低噪声放大器的设计过程中，要综合考虑其放大能力、噪声系数和匹配等因素，这需要大量的理论计算和smith圆图分析，给设计工作带来困难。 　　Advanced Design System(ADS)软件是Agilent公司在HPEESOF系列EDA软件基础上发展完善的综合设计软件，内含很多进行小信号放大器设计的控件，能实现大量的计算和smith圆图分析。以下将介绍如何利用ADS设计和仿真低噪声放大器

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：413696
    • 提供者：weixin_38690739

  1. EDA的原理框图

  2. 原理框图就是通过一个设计实体内部各个组成部件的互连来描述系统的内部组成及其相互之间的关系的一种图形表示模型。根据其描述的抽象层次，原理框图有门级、寄存器级、芯片级、系统级原理框图等几种。如图是门级、寄存器级、芯片级、系统级原理框图的示例。 　　如图 门级、寄存器级、芯片级、系统级原理框图　　  :

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：67584
    • 提供者：weixin_38718307
« 12 »