注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FGPA出租车计费器的设计

  2. 本文介绍了一种采用FPGA芯片设计出租车计费器的方法。介绍了该计费器的主要组成单元—速度模块、计程模块、计时模块及计费模块的设计方法，同时给出了详细的仿真波形，实现了出租车按行驶里程自主收费，并解决了出租车计费低功耗问题，同时提高了计费系统的可靠性、通用性，还能模拟汽车启动、停止、暂停车速等状态。

  3. 所属分类：教育

    • 发布日期：2011-05-22
    • 文件大小：396288
    • 提供者：zjb198731

  1. ov7670学习资料

  2. ov7670模块用来实时显示图像，通过fgpa控制和读取读取数据，最总实现vga显示。

  3. 所属分类：硬件开发

    • 发布日期：2013-08-13
    • 文件大小：27262976
    • 提供者：nalengyu2013

  1. IIC总线 Verilog FGPA模块实现 注释详尽 初学必备

  2. IIC总线 Verilog FGPA模块实现 注释详尽 初学必备，实现了IIC读写EEPROM，已封装成模块，实例中为了testbench测试，将写入的数据变成了固定值，注释详尽，初学者也能明白，本人初学时编写，完整测试通过 /*** * clk50M : 50M输入时钟 * resetKey : 复位信号 * IIC_SDA : IIC数据接口 * IIC_SCL : IIC控制时钟接口 * RWSignal : 读写信号，读1，写0 * startSignal : 开始执行读命令信号，上升

  3. 所属分类：硬件开发

    • 发布日期：2015-10-15
    • 文件大小：7168
    • 提供者：friendhuang

  1. Uart RS232 VerilogFGPA实现

  2. Uart RS232 Verilog FGPA实现 带testbench，实现了串口数据接受口接收一个字节数据后将这一个字节通过输出发送出去，更详细的看读写模块 顶级模块如下： module UartRs232(clk50M, resetKey, uTx, uRx); `include "infoDefine.v" input clk50M; input resetKey; input uRx; //接受数据 output uTx; //发送数据 wire uTx; wire [7:0]rea

  3. 所属分类：硬件开发

    • 发布日期：2015-10-15
    • 文件大小：3072
    • 提供者：friendhuang

  1. 平行crc在fpga上的实现

  2. 循环冗余码校验 CRC（Cyclic Redundancy Check） 广泛用于通讯领域和数据存储的数据检错。 基于 FPGA 在通 讯领域和数据存储的应用越来越广泛，CRC 的编码解码模块已经是 FPGA 上 的 常用 模 块 了。 采 用 超 前位 计 算 实现 CRC 在 FPGA 上的并行运算，通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。

  3. 所属分类：其它

    • 发布日期：2018-10-11
    • 文件大小：404480
    • 提供者：ligen19941227

  1. EDA/PLD中的基于FPGA的8PSK软解调的研究与实现

  2. 摘 要：先分析了8PSK 的软解调原理，针对最优的对数似然比（LLR）运算复杂度较高的特点，选用了相对简化的最大值（MAX）算法作为可编程逻辑门阵列（FGPA）硬件平台实现方案。随后，通过QUARTUS II 仿真平台对8PSK 软解调器进行了硬件描述语言（VHDL）的设计实现和功能仿真，并通过与LDPC 译码模块级联在Altera 公司的Stratix II 系列FPGA 芯片上完成最终测试。通过与MATLAB 仿真结果进行比较，验证上述简化8PSK 软解调器设计的正确性和可行性。 　　0

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：259072
    • 提供者：weixin_38548394

  1. 单片机与DSP中的快速实现基于FPGA的脉动FIR滤波器

  2. 引言 　　目前，用FPGA(现场可编程门阵列)实现FIR(有限冲击响应)滤波器的方法大多利用FPGA中LUT(查找表)的特点采用DA(分布式算法)或CSD码等方法，将乘加运算操作转化为位与、加减和移位操作。这些结构需要占用器件较多的LE(逻辑元件)资源，设计周期长，工作频率低，实时性差。本文提出一种基于Stratix系列FPGA器件的新的实时高速脉动FIR滤波器的快速实现方法。利 用FGPA集成的DSP(数字信号处理器)乘加模块定制卷积运算单元，利用VHDL(甚高速集成电路硬件描述语言)元件

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：132096
    • 提供者：weixin_38603704

  1. 基于FPGA的8PSK软解调的研究与实现

  2. 摘 要：先分析了8PSK 的软解调原理，针对的对数似然比（LLR）运算复杂度较高的特点，选用了相对简化的值（MAX）算法作为可编程逻辑门阵列（FGPA）硬件平台实现方案。随后，通过QUARTUS II 仿真平台对8PSK 软解调器进行了硬件描述语言（VHDL）的设计实现和功能仿真，并通过与LDPC 译码模块级联在Altera 公司的Stratix II 系列FPGA 芯片上完成终测试。通过与MATLAB 仿真结果进行比较，验证上述简化8PSK 软解调器设计的正确性和可行性。 　　0 引言 　

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：368640
    • 提供者：weixin_38653508