注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 17阶FIR滤波器VHDL代码,滤波器FPGA实现

  2. 17阶FIR滤波器VHDL代码,滤波器FPGA实现 阶数你自己可根据自己的意愿修改

  3. 所属分类：硬件开发

    • 发布日期：2009-05-12
    • 文件大小：744448
    • 提供者：qgl220

  1. 用VHDL实现查找表方式的FIR滤波器

  2. 用VHDL实现查找表方式的FIR滤波器 查表法更容易更方便的实现FIR

  3. 所属分类：专业指导

    • 发布日期：2009-05-12
    • 文件大小：8192
    • 提供者：qgl220

  1. 基于Altera+FPGA的FIR滤波器实现

  2. 基于Altera+FPGA的FIR滤波器实现，一篇很好的文章

  3. 所属分类：硬件开发

    • 发布日期：2010-04-12
    • 文件大小：88064
    • 提供者：a2668240714

  1. FIR滤波器的VHDL实现

  2. 用VHDL编写FIR滤波器 实现带通滤波功能

  3. 所属分类：专业指导

    • 发布日期：2011-06-17
    • 文件大小：715776
    • 提供者：haoxinqingme

  1. fir滤波器实现，含低通、高通、带通、带阻

  2. fir滤波器实现，提供了低通滤波器，高通滤波器等 有示例代码 更多代码，可访问 http://code.google.com/p/falab

  3. 所属分类：C

    • 发布日期：2012-10-11
    • 文件大小：18432
    • 提供者：blueheart73

  1. FIR滤波器实现

  2. 一个简单地FIR滤波器的C实现，方便图像处理的初学者掌握

  3. 所属分类：C/C++

    • 发布日期：2012-12-04
    • 文件大小：855
    • 提供者：pb07210021

  1. Vivado HLS之Fir滤波器实现

  2. 使用HLS创建一个FIR滤波器，并对其源程序、HLS优化等进行分析。

  3. 所属分类：其它

    • 发布日期：2014-09-06
    • 文件大小：1048576
    • 提供者：smilencezq

  1. FIR滤波器实现（DSP实习用，内含完整的MATLAB仿真代码、CCS软件仿真代码、以及实习报告）

  2. FIR滤波器实现（DSP实习用，内含完整的MATLAB仿真代码、CCS软件仿真代码、以及实习报告）

  3. 所属分类：C

    • 发布日期：2020-04-12
    • 文件大小：891904
    • 提供者：qq_36596540

  1. 基于CSD编码技术的FIR滤波器实现方案.pdf

  2. 在图像处理、语音识别等数字信号处理中，数字 引言 滤波器占有重要的地位，其性能对系统有直接的影响。随着系统在宽带、高速、实时信号处理上要求的提高，对滤波器的处理速度、性能等也提出更高的要求本文从FIR滤波器的系数考虑，采用CSD编码，对FIR数字滤波器进行优化设计。

  3. 所属分类：编解码

    • 发布日期：2020-06-26
    • 文件大小：925696
    • 提供者：hzwit

  1. 基于DSP Builder的16阶FIR滤波器实现

  2. 本文中采用一种基于DSP Builder的FPGA设计方法，使FIR滤波器设计较为简单易行，并能满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：551936
    • 提供者：weixin_38710566

  1. FIR滤波器实现

  2. FIR滤波器实现

  3. 所属分类：其它

    • 发布日期：2017-04-18
    • 文件大小：595968
    • 提供者：renlinye918

  1. 基于子项空间技术的低复杂度FIR滤波器实现

  2. 基于子项空间共享技术，利用硬件描述语言编程，在FPGA上对FIR数字滤波器进行了实现。该设计将常系数乘法模块用加法和移位操作来实现，并利用子项共享有效地减少加法器个数。综合结果表明，所提方法可以有效节省硬件资源，降低实现成本，适用于低功耗数字系统设计。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：269312
    • 提供者：weixin_38617451

  1. 基于外推补偿技术改进结构的低成本FIR滤波器实现

  2. 外推补偿技术利用 FIR滤波器冲激响应的准周期特性进行系数外推，并将近似误差补偿回去，从而有效降低了多常系数乘法的复杂度，但延时链的增加是其固有特性，3种改进结构通过改变延时链位置来减小其位宽。综合结果表明，改变输入端延时链位置的改进结构能够进一步降低FIR滤波器的硬件实现成本，具有较好的实用性。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：376832
    • 提供者：weixin_38595690

  1. 滤波器中的基于CSD编码技术的FIR滤波器实现方案

  2. 引言 　　在图像处理、语音识别等数字信号处理中，数字滤波器占有重要的地位，其性能对系统有直接的影响。随着系统在宽带、高速、实时信号处理上要求的提高，对滤波器的处理速度、性能等也提出更高的要求。目前数字滤波器的硬件实现方法通常采用专用DSP芯片或FPGA，DSP特有的一些硬件结构和特性使其非常适合作数字滤波电路，但由于其软件算法在执行时的串行性，限制了它在高速和实时系统中的应。FPGA最明显的优势在于其实现数字信号处理算法的并行性，可以显着提高滤波器的数据吞吐率，随着FPGA技术的不断发展，现在

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：296960
    • 提供者：weixin_38546817

  1. 基于DSP Builder的16阶FIR滤波器实现

  2. 在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时。由于程序的编写往往不能达到良好优化而使滤波器性能表现一般，而采用调试好的IP Core需要向Al-tera公司购买。在此，采用一种基于DSP Builder的FPGA设计方法，使FIR滤波器设计较为简单易行，并能满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：551936
    • 提供者：weixin_38556541

  1. 基于子项空间技术的低复杂度FIR滤波器实现

  2. 基于子项空间共享技术，利用硬件描述语言编程，在FPGA上对FIR数字滤波器进行了实现。该设计将常系数乘法模块用加法和移位操作来实现，并利用子项共享有效地减少加法器个数。综合结果表明，所提方法可以有效节省硬件资源，降低实现成本，适用于低功耗数字系统设计。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：269312
    • 提供者：weixin_38621441

  1. 带残余补偿的外推冲激响应低成本FIR滤波器实现

  2. 基于带残余补偿的外推冲激响应设计技术，利用硬件描述语言编程在集成电路上对FIR数字滤波器进行了综合。该技术利用冲激响应的准周期特性近似滤波器系数，有效降低了FIR滤波器常系数乘法的复杂度，并通过残余补偿降低滤波器阶数，同时应用子项共享技术进一步减少加法器个数。综合结果表明所提方法可以有效节省高阶FIR滤波器硬件资源的消耗，适用于低成本数字系统设计。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：356352
    • 提供者：weixin_38741531

  1. 基于RAG-n算法的低成本FIR滤波器实现

  2. 基于FIR数字滤波器多常数乘法的图表示法，利用MATLAB对RAG-n算法进行了实现。通过仿真该算法在大多数情况下都可以高效地解决加法器优化问题，有效降低了FIR滤波器常系数乘法的复杂度。在FPGA上用Verilog HDL语言对优化实例进行了实现，其综合结果表明，该方法可以有效减少逻辑单元的消耗，适用于低成本数字系统设计。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：283648
    • 提供者：weixin_38669091

  1. FIR滤波器的FPGA实现方法

  2. 为了给实际应用中选择合适FIR滤波器的FPGA实现结构提供参考，首先从FIR数字滤波器的基本原理出发，分析了FIR滤波器的结构特点，然后分别介绍了基于FPGA的FIR滤波器的串行、并行、转置型、FFT型和分布式结构型的实现方法，对于各种实现的结构做了分析、比较以及优化处理，特别是对基于FFT的FIR滤波器与传统卷积结构进行了精确的数值计算比较，最后得出满足于低阶或高阶的各种FIR滤波器实现结构的适用范围及其优缺点，并针对实际工程应用提出了下一步需解决的问题。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：373760
    • 提供者：weixin_38590520

  1. 单片机与DSP中的基于DSP Builder的16阶FIR滤波器实现

  2. 0 引 言 　　FIR数字滤波器在数字信号处理的各种应用中发挥着十分重要的作用，它能够提供理想的线性相位响应，在整个频带上获得常数群时延，从而得到零失真输出信号，同时它可以采用十分简单的算法予以实现。这些优点使FIR滤波器成为设计工程师的首选。在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时。由于程序的编写往往不能达到良好优化而使滤波器性能表现一般，而采用调试好的IP Core需要向Al-tera公司购买。在此，采用一种基于DSP Builder的FPGA设计方法，使FIR滤

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：230400
    • 提供者：weixin_38692122
« 12 3 4 5 6 7 8 9 10 ... 44 »