注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA嵌入式项目开发实战(8,20章)与光盘代码

  2. FPGA嵌入式项目开发实战(8,20章)与光盘代码 FPGA嵌入式项目开发实战 从实用的角度出发，通过大量工程实例，详细介绍了FPGA项目程序设计的方法与技巧。全书共分为4篇25章，第1篇为FPGA基础知识篇，简要介绍了FPGA硬件结构、VHDL语言编程基础，以及FPGA常用开发工具等；第2篇为FPGA 数字系统程序实例，通过矩阵键盘扫描接口设计、PS/2键盘接口设计、点阵发光管扫描接口设计、VGA彩条信号发生器、6层电梯控制器、两种分频器设计、波形信号发生器的设计、交通灯控制的设计、常见的两

  3. 所属分类：硬件开发

    • 发布日期：2011-12-21
    • 文件大小：48234496
    • 提供者：xiaojj2005

  1. 智能扫地机VHDL FPGA

  2. 模拟智能扫地机的设计 学号：61010122 姓名：吴细老 1、 申请题目：模拟智能扫地机设计  题目，命题描述（5号宋体） 一． 扫地地图基本制作 1. 设定扫地范围地图，由键盘画图，随意画出一个任意形状图来作为扫地区域。画完图后，按下键后，扫描刚画出来的区域。将扫描所用的时间记录下来作为此次扫地的基本时间。这个时间可以用来自动的扫地机的关闭时间。 2. 测量环境湿度和温度，模拟方法是通过键盘直接设定环境温度和湿度，设定完成后自动形成一个系数，该系数用来控制扫地机的扫地速度，越脏扫描的时间

  3. 所属分类：硬件开发

    • 发布日期：2012-07-12
    • 文件大小：4194304
    • 提供者：wuxilao

  1. 基于时钟分频的PWM发生器Verilog/VHDL程序

  2. 基于时钟分频的PWM发生器： 产生一个输出频率为50Hz、占空比为50%的PWM信号去驱动蜂鸣器的发声。 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

  3. 所属分类：硬件开发

    • 发布日期：2018-08-01
    • 文件大小：128000
    • 提供者：u013344371

  1. 基于VHDL语言的数字频率计的设计方案

  2. 本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：538624
    • 提供者：weixin_38629976

  1. 基于VHDL和FPGA的多种分频的实现方法

  2. 分频器是数字系统设计中的基本电路，根据不同设计的需要，我们会遇到偶数分频、奇数分频、半整数分频等，有时要求等占空比，有时要求非等占空比。在同一个设计中有时要求多种形式的分频。通常由计数器或计数器的级联构成各种形式的偶数分频及非等占空比的奇数分频，实现较为简单。但对半整数分频及等占空比的奇数分频实现较为困难。本文利用VHDL硬件描述语言，通过QuartusⅡ3.0开发平台，使用Altera公司的FPGA，设计了一种能够满足上述各种要求的较为通用的分频器。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：463872
    • 提供者：weixin_38740328

  1. 基于FPGA 的VGA 图形控制器的实现方法

  2. 引言VGA（视频图形阵列）作为一种标准的显示接口得到广泛的应用。利用FPGA芯片和EDA设计方法，可以因地制宜，根据用户的特定需要，设计出针对性强的VGA显示控制器，不仅能够大大降低成本，还可以满足生产实践中不断变化的用户需要，产品的升级换代方便迅速。在本设计中采用了Altera公司的EDA软件工具QuartusII,并以ACEX系列FPGA的器件为主实现硬件平台的设计。1基于FPGA的VGA图形控制器系统框图根据自顶向下的程序设计思想，采用模块化设计，我们对VGA图形控制器进行功能分离并按层次

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：306176
    • 提供者：weixin_38513794

  1. 一种基于FPGA的小数分频的实现

  2. 分频器是指将不同频段的声音信号区分开来，分别给于放大，然后送到相应频段的扬声器中再进行重放。在高质量声音重放时，需要进行电子分频处理。具体实现形式有偶数分频、奇数分频、锁相环分频电路等，这种结构的分频器只能实现整数分频，或者是仅实现半整数分频和奇数分频[1],一般的锁相环分频电路会有几十微秒级的频率转换时间[2],虽然现在少数芯片有所改善，但是时间也较长。同时，在某些场合下，所需要的频率与给定的频率并不成整数或半整数倍关系，或需要实现对输入信号频率的微调整，此时可采用小数分频器进行分频[3]。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：302080
    • 提供者：weixin_38695061

  1. 基于CPLD/FPGA的多功能分频器的设计与实现

  2. 分频器在CPLD/FPGA设计中使用频率比较高,尽管目前大部分设计中采用芯片厂家集成的锁相环资源 ,但是对于要求奇数倍分频（如3、5等）、小数倍（如2.5、3.5等）分频、占空比50%的应用场合却往往不能满足要求。硬件工程师希望有一种灵活的设计方法,根据需要,在实验室就能设计分频器并马上投入使用,更改频率时无需改动原器件或电路板,只需重新编程,在数分钟内即可完成。为此本文基于 CPLD/FPGA用原理图和VHDL语言混合设计实现了一多功能通用分频器。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：112640
    • 提供者：weixin_38601311

  1. 电子测量中的基于VHDL语言的数字频率计的设计方案

  2. 摘要：本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。 　　1.引言 　　数字频率计是通讯设备、计算机、电子产品等生产领域不可缺少的测量仪器。由于硬件设计的器件增加，使设计更加复杂

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：553984
    • 提供者：weixin_38640985

  1. 元器件应用中的基于FPGA的通用数控分频器的设计与实现

  2. 摘要：本文首先介绍了各种分频器的实现原理，并在FPGA开发平台上通过VHDL文本输入和原理图输入相结合的方式，编程给出了仿真结果。最后通过对各种分频的分析，利用层次化设计思想，综合设计出了一种基于FPGA的通用数控分频器，通过对可控端口的调节就能够实现不同倍数及占空比的分频器。 　　1.引言 　　分频器是数字系统中非常重要的模块之一，被广泛应用于各种控制电路中。在实际中，设计人员往往需要将一个标准的频率源通过分频技术以满足不同的需求。常见的分频形式主要有：偶数分频、奇数分频、半整数分频、小数

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：224256
    • 提供者：weixin_38625143

  1. EDA/PLD中的基于FPGA 的运动控制卡的设计和实现

  2. 摘  要：基于FPGA 的运动控制卡采用脉冲加方向的闭环控制方式，具有结构简单，集成度高、实时性好等优点。从硬件的构成、设计和算法实现等方面入手，阐述了运动控制卡的设计和开发。用硬件描述语言VHDL （very high speed integrated circuitHDL）和原理图结合的方式对FPGA 编程实现系统的主要硬件逻辑和算法，从而提高了系统的灵活性和移植性。在硬件算法上，采用乒乓操作处理高速的分频倍数数据流，提高了系统的实时性和控制精度；并且提出了一种基于加二计数器的分频算法，实现

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：225280
    • 提供者：weixin_38607479

  1. EDA/PLD中的基于CPLD/FPGA的半整数分频器的设计

  2. 摘要：简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器的设计为例，介绍了在MAX+plus II开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。     关键词：VHDL CPLD/FPGA 数字逻辑电路设计 半整数分频器 1 引言 CPLD（Complex programmable Logic Device，复杂可编程逻辑器件）和FPGA（Field programmable Gates Array，现场可编程门

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：97280
    • 提供者：weixin_38576045

  1. 基于FPGA的高频时钟的分频和分配设计

  2. 摘要：介绍了为PET（正电子发射断层扫描仪）的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。该电路利用FPGA芯片来实现对高频时钟的分频与分配，并用LVDS传输标准对生成的多路时钟信号进行传输，从而最大程度地减少了输出各路时钟之间的延时偏差，同时利用低压差分信号的传输特性增强了信号的抗干扰能力。文章给出了采用VHDL语言编写的时钟电路程序代码。 关键词：FPGA；高频时钟；VHDL１ 引言随着应用系统向高速度、低功耗和低电压方向的发展，对电路设计的要求越来越高传统集成电路设

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：81920
    • 提供者：weixin_38551059

  1. EDA/PLD中的基于FPGA的多种形式分频的设计与实现

  2. 摘 要： 本文通过在QuartursⅡ开发平台下，一种能够实现等占空比、非等占空比整数分频及半整数分频的通用分频器的FPGA设计与实现，介绍了利用VHDL硬件描述语言输入方式，设计数字电路的过程。 关键词：FPGA；VHDL硬件描述语言；数字电路设计；分频器 引言 分频器是数字系统设计中的基本电路，根据不同设计的需要，我们会遇到偶数分频、奇数分频、半整数分频等，有时要求等占空比，有时要求非等占空比。在同一个设计中有时要求多种形式的分频。通常由计数器或计数器的级联构成各种形式的偶数分频及

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：68608
    • 提供者：weixin_38512781

  1. EDA/PLD中的基于CPLD/FPGA的多功能分频器的设计与实现

  2. 引言 　　分频器在CPLD/FPGA设计中使用频率比较高，尽管目前大部分设计中采用芯片厂家集成的锁相环资源 ，但是对于要求奇数倍分频（如3、5等）、小数倍（如2.5、3.5等）分频、占空比50%的应用场合却往往不能满足要求。硬件工程师希望有一种灵活的设计方法，根据需要，在实验室就能设计分频器并马上投入使用，更改频率时无需改动原器件或电路板，只需重新编程，在数分钟内即可完成。为此本文基于CPLD/FPGA用原理图和VHDL语言混合设计实现了一多功能通用分频器。 分频原理 偶数倍（2N）

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：76800
    • 提供者：weixin_38518638

  1. 利用FPGA实现多路话音/数据复接设备

  2. 利用FPGA实现多路话音/数据复接设备 To realize coalition equipment of muti-route data and voice using FPGA 　　　　摘 要： 本文利用FPGA完成了8路同步话音及16路异步数据的复接与分接过程,并且实现了复接前的帧同步捕获和利用DDS对时钟源进行分频得到所需时钟的过程。该设计的控制模块由VHDL语言完成,最后利用Xilinx公司的ISE工具和Modelsim工具完成了该设计的行为仿真、布局布线仿真及时序仿真。仿真结

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：246784
    • 提供者：weixin_38593723

  1. FPGA-VHDL实现10进制减法计数器，带清零和置数

  2. 使用VHDL实现10进制减法计数器，有以下功能： （1）开发平台为ISE14.7 （2）代码已例化，分为顶层文件和三个模块：分频器、计数器、数码管。 （3）计数器具有清零和置数的功能。

  3. 所属分类：嵌入式

    • 发布日期：2021-01-02
    • 文件大小：2097152
    • 提供者：aruewds

  1. 基于CPLD/FPGA的半整数分频器的设计

  2. 摘要：简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器的设计为例，介绍了在MAX+plus II开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。 关键词：VHDL CPLD/FPGA 数字逻辑电路设计 半整数分频器　1 引言CPLD（Complex programmable Logic Device，复杂可编程逻辑器件）和FPGA（Field programmable Gates Array，现场可编程门阵列）都是可编程逻

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：210944
    • 提供者：weixin_38686267

  1. 任意数值分频器的FPGA实现

  2. 本文介绍了一种基于FPGA的多数值分频器的设计，该分频器可以实现占空比及分频系数可调，其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的CycloneII系列EP2C5Q208C型FPGA芯片中实现后的仿真结果和测试结果，这些结果表明设计的正确性和可行性。分频器采用VHDL语言编程实现，用户可以自行设置分频器功能，这种分频器设计具有很强的实用性和可移值性。

  3. 所属分类：其它

    • 发布日期：2021-01-29
    • 文件大小：836608
    • 提供者：weixin_38551938

  1. 基于CPLD/FPGA的多功能分频器的设计与实现

  2. 引言 　　分频器在CPLD/FPGA设计中使用频率比较高，尽管目前大部分设计中采用芯片厂家集成的锁相环资源 ，但是对于要求奇数倍分频（如3、5等）、小数倍（如2.5、3.5等）分频、占空比50%的应用场合却往往不能满足要求。硬件工程师希望有一种灵活的设计方法，根据需要，在实验室就能设计分频器并马上投入使用，更改频率时无需改动原器件或电路板，只需重新编程，在数分钟内即可完成。为此本文基于CPLD/FPGA用原理图和VHDL语言混合设计实现了一多功能通用分频器。 分频原理 偶数倍（2N）

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：75776
    • 提供者：weixin_38626984
« 12 3 »