注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA开发全攻略-上

  2. 一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA的SOC设计方法 32 基于 FPG

  3. 所属分类：硬件开发

    • 发布日期：2010-04-18
    • 文件大小：6291456
    • 提供者：allgarbage2

  1. Xilinx FPGA开发全攻略—工程师创新设计宝典 (基础篇)

  2. Xilinx FPGA开发全攻略—工程师创新设计宝典 (基础篇) 前言 2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发

  3. 所属分类：硬件开发

    • 发布日期：2010-05-31
    • 文件大小：5242880
    • 提供者：Hacker3269

  1. FPGA开发全攻略_上

  2. FPGA开发全攻略— 工程师创新设计宝典 上册 基础篇 2009年2月 1.0版 前言 2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1

  3. 所属分类：硬件开发

    • 发布日期：2010-10-31
    • 文件大小：6291456
    • 提供者：ppabcdqq

  1. fpga器件配置模式.pdf

  2. 主要讲述fpga器件多种配置模式，并行模式及主从模式，串行模式及外设模式

  3. 所属分类：硬件开发

    • 发布日期：2011-11-02
    • 文件大小：231424
    • 提供者：zhihuiwang2008

  1. FPGA开发全攻略（PDF）

  2. 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA的SOC设计方法 32 基于FPG

  3. 所属分类：硬件开发

    • 发布日期：2011-11-27
    • 文件大小：8388608
    • 提供者：zhyuhao

  1. FPGA开发全攻略（上册）

  2. FPGA开发全攻略（上册前言 2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA

  3. 所属分类：硬件开发

    • 发布日期：2012-06-26
    • 文件大小：4194304
    • 提供者：xbjj2010

  1. FPGA开发全攻略—基础篇

  2. 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA的SOC设计方法 32 基于FPG

  3. 所属分类：硬件开发

    • 发布日期：2018-02-01
    • 文件大小：4194304
    • 提供者：lix3972

  1. DS002_1 Logos系列FPGA器件数据手册.pdf

  2. Logos系列可编程逻辑器件是深圳市紫光同创电子有限公司推出的全新低功耗、低成本 FPGA产品，它采用了完全自主产权的体系结构和主流的40nm工艺。Logos系列FPGA包含创新 的可配置逻辑模块（CLM）、专用的18Kb存储单元（DRM）、算术处理单元（APM）、高速 串行接口模块（HSST）、多功能高性能IO以及丰富的片上时钟资源等模块，并集成了存储控 制器（HMEMC）、模数转换模块（ADC）等硬核资源，支持多种配置模式，同时提供位流加 密、器件ID（UID）等功能以保护用户的设计安全。基

  3. 所属分类：电信

    • 发布日期：2020-09-10
    • 文件大小：1048576
    • 提供者：shmily70345

  1. 专用芯片技术中的FPGA芯片配置方式及常见配置方法

  2. 广义的来说，FPGA的配置包括直接使用下载电缆对FPGA器件进行编程、对外部EEPROM和FLASH进行编程、使用MPU对FPGA器件进行编程、外部EEPROM和FLASH对器件进行编程等。 　　FPGA器件配置方式分三大类：主动配置、被动配置和JTAG配置。 　　主动配置：由FPGA器件引导配置操作过程。 　　被动配置：由计算机或控制器控制配置过程。上电后，控制器件或主控器把存储在外部存储器中的数据送入FPGA器件内，配置完成之后将对器件I/O和寄存器进行初

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：56320
    • 提供者：weixin_38631197

  1. FPGA器件的在线配置方法

  2. 多任务电路结构重配置即将多个配置文件分区存储到外部存储器中，然后由单片机接收不同的命令，以选择读取不同存储器区的数据下载到FPGA器件，实现在线配置成多种不同的工作模式。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：153600
    • 提供者：weixin_38709466

  1. 基于微处理器和FPGA的嵌入式配置模式

  2. 可编程逻辑器件(PLD)广泛应用在各种电路设计中。基于查找表技术、SRAM工艺的大规模PLD/FPGA，密度高且触发器多，适用于复杂的时序逻辑，如数字信号处理和各种算法的设计。类器件使用SRAM单元存储配置数据。配置数据决定了PLD内部互连和功能，改变配置数据，也就改变了器件的逻辑功能。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：118784
    • 提供者：weixin_38745003

  1. EDA/PLD中的CPLD/FPGA器件的配置方法

  2. CPLD和FPGA都支持边界扫描（JTAG）模式，JTAG端口用于边界扫描测试、器件配置、应用诊断等，符合IEEE 1532/IEEE 1149，1规范。每个CPLD/FPGA器件都有专用的JTAG端口，JTAG端口有4个引脚，具体描述见表1。 　　通过JTAG下载线将CPLD/FPGA器件与计算机连接起来，就可以将配置文件下载到器件中，如图1所示。图2给出一个系统中同时存在CPLD、FPGA和配置芯片时JTAG连线的结构图，可以分别将对应的配置文件下载到这些器件里。            

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：246784
    • 提供者：weixin_38726007

  1. EDA/PLD中的FPGA器件配置模式

  2. 只有成功配置可编程逻辑器件FPGA之后，器件才能正常工作。Xilinx FPGA的配置有3种模式，分别为并行(SelectMap)、串行(Serial)和边界扫描(Boundary Scan)模式。当然Virtex-5和Spartan-3E／3A的器件有更多的配置模式，如SPIFash配置和SPIFash配置。根据配置时钟的来源，串行模式又分成主串(Master Serial)和从串(Slave Serial)模式，模式选择由器件的3个控制引脚MO、M1和M2来完成。豸了保证数据的正确配置，必须

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：178176
    • 提供者：weixin_38695061

  1. EDA/PLD中的FPGA中增加SPI和BPI配置模式

  2. 在Xilinx新一代的FPGA中增加了SPI和BPI配置模式，好处是成本低、设计者选择余地大及配置方便等优点。例如，Spartan-3E器件支持多种Vendor(生产商)提供的SPI和BPIFlash产品。对于SPI Flash器件可以通过Xilinx的Cable-Ⅲ(JTAG)或Cable-IV电缆直接配置；对于BPI Flash器件，则需要利用FPGA中所创建的MicroBlaze或PicoBlaze内核并运行该内核(引擎)，然后通过Xilinx的Cable-Ⅲ(JTAG)Cable-IV电

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：230400
    • 提供者：weixin_38645335

  1. EDA/PLD中的FPGA的配置及接口电路

  2. 与CPLD不同，FPGA是基于门阵列方式为用户提供可编程资源的，其内部逻辑结构的形成是由配置数据决定的。这些配置数据通过外部控制电路或微处理器加载到FPGA内部的SRAM中，由于SRAM的易失性，每次上电时，都必须对FPGA进行重新配置，在不掉电的情况下，这些逻辑结构将会始终被保持，从而完成用户编程所要实现的功能。 　　FPGA的配置方式分为主动式和被动式，数据宽度有8位并行方式和串行方式两种。在主动模式下，FPGA在上电后，自动将配置数据从相应的外存储器读入到SRAM中，实现内部结构映射；而

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：83968
    • 提供者：weixin_38690545

  1. 单片机与DSP中的采用AVR单片机对FPGA进行配置(图)

  2. Altera公司的ACEX、FLEX等系列的FPGA芯片应用广泛，但其FPGA基于SRAM结构，决定电路逻辑功能的编程数据存储于SRAM中。由于SRAM的易失性，每次上电时必须重新把编程数据装载到SRAM中，这一过程就是FPGA的配置过程。FPGA的配置分为主动式和被动式。在主动模式下，FPGA上电后主动将配置数据从专用的EPROM(如EPC1，EPC2等)加载到SRAM中。被动模式下，FPGA为从属器件，由相应的控制电路或微处理器控制配置过程，包括通过下载电缆由计算机控制配置和单片机模拟配置时

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：73728
    • 提供者：weixin_38518376

  1. 配置FPGA器件时的常见问题

  2. 在配置FPGA器件时的常见问题及其解决方法。 　　(1)当模式改变后，同时需要修改产生位流文件中的配置时钟的属性为CCLK或JTAGClock，否则无法配置。 　　(2)DONE状态脚始终为低解决方法：检查该引脚的负载是否太重，选择合适的上拉电阻。 　　(3)器件上电后有时能够配置成功，有时不成功解决方法：这种情况大部分是因为器件的复位未完成，就开始出现数据流。延长复位时间，即延长PROG_B信号的低电平时间。电源检测正常后，该信号至少还需保持300 ms的低电平。Spartan－3系列器

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：114688
    • 提供者：weixin_38630358

  1. FPGA中增加SPI和BPI配置模式

  2. 在Xilinx新一代的FPGA中增加了SPI和BPI配置模式，好处是成本低、设计者选择余地大及配置方便等优点。例如，Spartan-3E器件支持多种Vendor(生产商)提供的SPI和BPIFlash产品。对于SPI Flash器件可以通过Xilinx的Cable-Ⅲ(JTAG)或Cable-IV电缆直接配置；对于BPI Flash器件，则需要利用FPGA中所创建的MicroBlaze或PicoBlaze内核并运行该内核(引擎)，然后通过Xilinx的Cable-Ⅲ(JTAG)Cable-IV电

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：317440
    • 提供者：weixin_38744153

  1. FPGA器件配置模式

  2. 只有成功配置可编程逻辑器件FPGA之后，器件才能正常工作。Xilinx FPGA的配置有3种模式，分别为并行(SelectMap)、串行(Serial)和边界扫描(Boundary Scan)模式。当然Virtex-5和Spartan-3E／3A的器件有更多的配置模式，如SPIFash配置和SPIFash配置。根据配置时钟的，串行模式又分成主串(Master Serial)和从串(Slave Serial)模式，模式选择由器件的3个控制引脚MO、M1和M2来完成。豸了保证数据的正确配置，必须设置

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：244736
    • 提供者：weixin_38741966

  1. CPLD/FPGA器件的配置方法

  2. CPLD和FPGA都支持边界扫描（JTAG）模式，JTAG端口用于边界扫描测试、器件配置、应用诊断等，符合IEEE 1532/IEEE 1149，1规范。每个CPLD/FPGA器件都有专用的JTAG端口，JTAG端口有4个引脚，具体描述见表1。 　　通过JTAG线将CPLD/FPGA器件与计算机连接起来，就可以将配置文件到器件中，如图1所示。图2给出一个系统中同时存在CPLD、FPGA和配置芯片时JTAG连线的结构图，可以分别将对应的配置文件到这些器件里。                 

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：351232
    • 提供者：weixin_38588854
« 12 3 4 »