注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于cycloneⅡ的高速异步串行接口的实现

  2. 基于 cyc I one II 的高速异步串行接口的实现 宋开 鑫，李 斌 ，王 婧 ，靖 文，张嘉春 ，孙新立 (沈阳理工大学，辽宁 沈阳 100168 ) 【摘 要 】文章首先介绍 了系统的总体结构 ，然后详细论述 了系统各个组成部分 的原理和 3-作 过程 ，主要 论证 了如何利用 锁相环进行 5 倍采样从而实现位同步和串并转换，然后用 FIFO 来实现时钟域的转换 ，外加一些必要的设置，最终实现了利用 现 场可编程逻辑 器件 cyclone 1I 对 150M 数据正确 的接收和转发

  3. 所属分类：硬件开发

    • 发布日期：2009-05-25
    • 文件大小：124928
    • 提供者：jayzf0503

  1. 异步fifo 经典设计

  2. 　介绍异步FIFO的基本结构和工作原理,用verilog描述并对其进行综合仿真并在FPGA上实现,得到较好的性能。

  3. 所属分类：嵌入式

    • 发布日期：2009-07-07
    • 文件大小：559104
    • 提供者：aichijingyu

  1. 异步FIFO结构及FPGA设计

  2. 异步FIFO结构及FPGA设计,首先介绍异步FIFO的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解决办法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。

  3. 所属分类：硬件开发

    • 发布日期：2010-11-01
    • 文件大小：177152
    • 提供者：lixb4195

  1. 异步FIFO 结构及FPGA 设计-实际应用

  2. 首先介绍异步FIFO的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解 法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和 FPGA实现。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-01
    • 文件大小：200704
    • 提供者：luno1

  1. 异步FIFO结构及FPGA设计.doc

  2. 摘要：首先介绍异步FIFO的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解决办法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2012-09-01
    • 文件大小：129024
    • 提供者：nizhenniu2012

  1. Altera FIFO开发资料

  2. altera_ug_fifo.pdf audio_dac_fifo.rar FIFO中文应用笔记.pdf FIFO基础知识.doc FPGASoPC软硬件协同设计纵横谈.pdf FPGA的VGA视频输出工程文件// freedev_vga FPGA的VGA视频输出工程文件.rar FreeDev FPGA音频开发环境和平台构建.pdf Nios系统基础上的UItra DMA数据传输模式.doc SD_Card_Audio// Audio_DAC_FIFO_altera的ip核 DE2_SD_C

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：12582912
    • 提供者：originator

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16777216
    • 提供者：qq_30307853

  1. 一种节能型可升级异步FIFO的FPGA实现

  2. 本文提出了一种更加节能而且能应用于高速应用的FPGA设计，同时本文提出一种改进的格雷码二进制码转换结构，在此基础上利用Xilinx的FPGA芯片现有的数字时钟管理模块实现节能方面改进。本文所提出的结构不依赖于现有的IP核，而且可以容易地建立自己的IP核。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：95232
    • 提供者：weixin_38617615

  1. 异步FIFO结构及FPGA设计

  2. 首先介绍异步FIFO的概念、应用及其结构,然后分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：342016
    • 提供者：weixin_38568548

  1. 异步FIFO结构及FPGA设计

  2. 首先介绍异步FIFO的概念、应用及其结构,然后分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。1、异步FIFO介绍在现代

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：344064
    • 提供者：weixin_38524246

  1. 基于异步FIFO和PLL的雷达数据采集系统

  2. 结合高速嵌入式数据采集系统，提出一种基于CvcloneⅢFPGA实现的异步FIFO和锁相环(PLL)结构来实现高速缓存，该结构可成倍提高数据流通速率，增加数据采集系统的实时性。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：240640
    • 提供者：weixin_38637580

  1. EDA/PLD中的一种基于FPGA 的嵌入式块SRAM 的设计

  2. 摘　要：文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA 其他逻辑块编程连接时，能实现FIFO 等功能。基于2.5V 电源电压、chart 0.22 μm CMOS 单多晶五铝工艺设计生产，流片结果表明满足最高工作频率200MHz，可实现不同位数存储器功能。 　　1 引言 　　对于逻辑芯片的嵌入存储器来说，嵌入式SRAM

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：269312
    • 提供者：weixin_38683848

  1. EDA/PLD中的FPGA异步FIFO设计中的问题与解决办法

  2. 随着数字电子系统设计规模的扩大，一些实际应用系统中往往含有多个时钟，数据不可避免地要在不同的时钟域之间传递。如何在异步时钟之间传输数据，是数据传输中一个至关重要的问题，而采用FIFO正是解决这一问题的有效方法。异步FIFO是一种在电子系统中得到广泛应用的器件，多数情况下它都是以一个独立芯片的方式在系统中应用。本文介绍一种充分利用FPGA内部的RAM资源，在FPGA内部实现异步FIFO模块的设计方法。这种异步FIFO比外部FIFO 芯片更能提高系统的稳定性。 　　1 FIFO的基本结构和工作原理

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：254976
    • 提供者：weixin_38636983

  1. RFID技术中的异步FIFO和PLL在高速雷达数据采集系统中的应用

  2. 1 引言 　　随着雷达系统中数字处理技术的飞速发展，需要对雷达回波信号进行高速数据采集。在嵌入式条件下，要求获取数据的速度越来越快。精度越来越高，以致数据量及处理速度要求大增。为避免数据处理不及时，发生数据丢失，影响系统可靠性，要进一步提高系统实时性，必须研究开发高速嵌入式雷达信号采集系统。这里结合高速嵌入式数据采集系统，提出一种基于CvcloneⅢFPGA实现的异步FIFO和锁相环(PLL)结构来实现高速缓存，该结构可成倍提高数据流通速率，增加数据采集系统的实时性。采用FPGA设计高速缓存，

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：256000
    • 提供者：weixin_38519660

  1. EDA/PLD中的异步FIFO结构及FPGA设计

  2. 摘要：首先介绍异步FIFO的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解决办法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。     关键词：异步电路 FIFO 亚稳态 格雷码 1 异步FIFO介绍 在现代的集成电路芯片中，随着设计规模的不断扩大，一个系统中往往含有数个时钟。多时钟域带来的一个问题就是，如何设计异步时钟之间的接口电路。异步FIFO（First In First Out）是解决这个问题一种简便、快捷的解决方案。使用异步FIFO可

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：264192
    • 提供者：weixin_38539705

  1. EDA/PLD中的一种基于FPGA实现的高速缓存设计

  2. 摘　要：为了解决嵌入式实时数据采集系统中，高速采集数据量大，而处理器的处理速度有限的矛盾，保证数据不丢失并提高处理器的数据吞吐率，文中提出一种基于FPGA(现场可编程门阵列) 实现的最优FIFO(先入先出存储器) 结构设计，它可以成倍提高数据流通速率，增加嵌入式系统的实时性。 　　关键词：高速数据采集系统；数字信号处理器；异步先入先出存储器；现场可编程门阵列         引　言 　　随着雷达、通信和图像处理中数字处理技术的飞速发展，现代化生产和科学研究对数据采集系统的要求更加严格。在嵌入式条

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：106496
    • 提供者：weixin_38651786

  1. FPGA实现FIFO结构

  2. 该程序是基于quartus FPGA开发板的模拟FIFO程序； 4个拨码开关为输入数据端口，两个独立按键控制读写操作，4个led灯表示当前FIFO的输出；两个led灯表示FIFO的”写满“”读空“两种状态；FIFO大小为16； 按下”写“按键时，系统将拨码开关当前的状态写入FIFO，若写满了16个数，”写满“的led灯亮；按下”读“按键时，系统将最先写入FIFO的值读出，用4个led灯表示，若已经将所有值读出，则“读空”led灯亮；

  3. 所属分类：电信

    • 发布日期：2021-01-07
    • 文件大小：2097152
    • 提供者：kuan__

  1. 一种基于FPGA实现的高速缓存设计

  2. 摘　要：为了解决嵌入式实时数据采集系统中，高速采集数据量大，而处理器的处理速度有限的矛盾，保证数据不丢失并提高处理器的数据吞吐率，文中提出一种基于FPGA(现场可编程门阵列) 实现的FIFO(先入先出存储器) 结构设计，它可以成倍提高数据流通速率，增加嵌入式系统的实时性。 　　关键词：高速数据采集系统；数字信号处理器；异步先入先出存储器；现场可编程门阵列         引　言 　　随着雷达、通信和图像处理中数字处理技术的飞速发展，现代化生产和科学研究对数据采集系统的要求更加严格。在嵌入式条件下

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：105472
    • 提供者：weixin_38614377

  1. FPGA异步FIFO设计中的问题与解决办法

  2. 随着数字电子系统设计规模的扩大，一些实际应用系统中往往含有多个时钟，数据不可避免地要在不同的时钟域之间传递。如何在异步时钟之间传输数据，是数据传输中一个至关重要的问题，而采用FIFO正是解决这一问题的有效方法。异步FIFO是一种在电子系统中得到广泛应用的器件，多数情况下它都是以一个独立芯片的方式在系统中应用。本文介绍一种充分利用FPGA内部的RAM资源，在FPGA内部实现异步FIFO模块的设计方法。这种异步FIFO比外部FIFO 芯片更能提高系统的稳定性。 　　1 FIFO的基本结构和工作原理

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：244736
    • 提供者：weixin_38634065

  1. 一种基于FPGA 的嵌入式块SRAM 的设计

  2. 摘　要：文章中提出了一种应用于FPGA 的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA 其他逻辑块编程连接时，能实现FIFO 等功能。基于2.5V 电源电压、chart 0.22 μm CMOS 单多晶五铝工艺设计生产，流片结果表明满足工作频率200MHz，可实现不同位数存储器功能。 　　1 引言 　　对于逻辑芯片的嵌入存储器来说，嵌入式SRAM 是

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：356352
    • 提供者：weixin_38744270
« 12 3 »