注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA工程师面试试题集锦及部分答案

  2. FPGA工程师面试试题集锦 FPGA工程师面试试题集锦 1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。 4、什么是Setup 和Holdup

  3. 所属分类：硬件开发

    • 发布日期：2009-12-12
    • 文件大小：117760
    • 提供者：LKStudio

  1. FPGA工程师面试试题集锦

  2. 1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。 4、什么是Setup 和Holdup时间？（汉王笔试） 5、setup和holdup时间,区

  3. 所属分类：硬件开发

    • 发布日期：2010-05-28
    • 文件大小：117760
    • 提供者：boytodance

  1. 基于FPGA电子琴的设计

  2. 随着电子设计自动化技术和可编程逻辑器件的出现和飞速发展，在设计周期得到大大的缩短的同时系统成本也有了大幅度的降低，显然标准逻辑器件的组装已远不能满足这方面的要求。而VHDL能提供高阶电路描述语言的方式，让复杂的电路可以通过VHDL编辑器的电路合成方式，轻易而且快速的达到设计的规格。由于VHDL电路描述语言能涵盖的范围相当广，能适用于各种不同阶层的设计工程师的需要，所以VHDL电路设计毫无疑问的成为硬件设计工程师的必备工具。

  3. 所属分类：其它

    • 发布日期：2011-05-18
    • 文件大小：393216
    • 提供者：yeyubingliang

  1. FPGA工程师面试试题集锦

  2. FPGA工程师面试试题集锦 1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 4、什么是Setup 和Holdup时间？（汉王笔试） 5、setu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-07
    • 文件大小：117760
    • 提供者：uuestc

  1. fpga 面试题

  2. fpga 面试题 FPGA工程师面试试题 1、同步电路和异步电路的区别是什么?(仕兰微电子) 2、什么是同步逻辑和异步逻辑?(汉王笔试) 同步逻辑是时钟之间有固定的因果关系.异步逻辑是各时钟之间没有固定的因果关系. 3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?(汉王笔试) 线与逻辑是两个输出信号相连可以实现与的功能.在硬件上,要用oc门来实现,由于不用 oc门可能使灌电流过大,而烧坏逻辑门. 同时在输出端口应加一个上拉电阻. 4、什么是Setup 和Holdup时间?(汉王笔

  3. 所属分类：其它

    • 发布日期：2012-09-14
    • 文件大小：25600
    • 提供者：rayallenwz

  1. FPGA设计中的编程技巧

  2. V erilog HDL 因其提供了非常精炼和易读的语法而受到广大硬件工程师的青睐。在进行FPGA 设计中, 如何通过编写V erilog HDL 代码达到预期的设计要求。

  3. 所属分类：硬件开发

    • 发布日期：2012-11-20
    • 文件大小：145408
    • 提供者：huhujuan

  1. 华为硬件工程师手册_全.pdf

  2. 硬件工程师手册 目 录 第一章 概述 第一节 硬件开发过程简介 § 1.1.1 硬件开发的本过程 § 1.1.2 硬件开发的规范化 第二节 硬件工程师职责与基本技能 § 1.2.1 硬件工程师职责 § 1.2.2 硬件工程师的基本素质与技能 第二章 硬件开发规范化管理 第一节 硬件开发流程 § 2.1.1 硬件开发流程文件介绍 § 2.1.2 硬件开发流程详解 第二节 硬件开发文档规范 § 2.2.1 硬件开发文档规范文件介绍 § 2.2.2 硬件开发文档编制规范详解 第三节 与硬件开发相关的

  3. 所属分类：硬件开发

    • 发布日期：2009-03-02
    • 文件大小：964608
    • 提供者：aqwtyyh

  1. FPGA 设计的验证技术及应用原则

  2. 随着FPGA 器件体积和复杂性的不断增加，设计工程师越来越需要有效的验证方法。 时序仿真可以是一种能发现最多问题的验证方法，但对许多设计来说，它常常是最困难和费 时的方法之一。过去，采用标准台式计算机的时序仿真是以小时或分钟计算的，但现在对某 些项目来说，在要求采用高性能64 位服务器的情况下，其测试时间却要几天甚至几周。这 样，这种方法首先消弭了采用FPGA 带来的上市时间和实施成本方面的好处。

  3. 所属分类：硬件开发

    • 发布日期：2018-12-19
    • 文件大小：278528
    • 提供者：weixin_44151264

  1. FPGA整洁代码之道3-信号命名和定义应该明确.pdf

  2. FPGA A 整洁代码之 道 3- 信号命名和定义应该 明确 在设计中，我们不断的给目录、源代码、文件、函数、变量、参数、类、封包进 行命名与定义。当一件工作需要进行的次数非常之多，足以证明它是不可或缺的 基本工作。我们一定要知道一点，基础工作是整个项目的基石。忽视抑或是轻视 基础工作是一件非常错误的工作理念。我们需要用最严谨认真的态度去对待，同 时作为回报，它将令你的作品显得专业而优雅。33 flag2<=1b1; 34 end else if(end cntbegin 36 flag2

  3. 所属分类：专业指导

    • 发布日期：2019-08-24
    • 文件大小：126976
    • 提供者：drjiachen

  1. 用FPGA替代DSP实现实时视频处理

  2. 随着数字融合的进一步发展，系统的设计和实现需要更大的灵活性，以解决将完全不同的标准和要求集成为同类产品时引发的诸多问题。本文介绍FPGA在视频处理中的应用，与ASSP和芯片组解决方案相比，FPGA可根据当前(中国)设计工程师的实际需求提供不同层次的灵活性，并保持明显优于传统DSP的性能。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：139264
    • 提供者：weixin_38596413

  1. FPGA 工程师的要求

  2. 1.Verilog语言及其于硬件电路之间的关系。 2.器件结构（最好熟练掌握Spartan3，Vertix4系列的器件结构，及其资源于Verilog行为描述方法的关系。）。 3.开发工具（熟练掌握Synplify,Quartus，ISE,Modelsim)。 4.数字电路（组合电路，触发器，特别是D触发器构成分频器，奇数倍分频占空比为50%，时序电路，并且能用Verilog语言描叙。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：36864
    • 提供者：weixin_38735804

  1. 嵌入式系统/ARM技术中的不用处理器控制FPGA总线的方法

  2. 许多FPGA设计使用嵌入式处理器实现控制。典型的解决方案是使用Nios这样的软处理器，虽然内置硬处理器的FPGASoC也变得很流行了。图1显示的是一个典型的Altera FPGA系统，其中包含了处理器和通过Altera的Avalon内存映射(MM)总线连接的各种外设。这些处理器极大地简化了终端应用，但要求很强的编程背景和复杂的工具链知识。这将妨碍调试，特别是当硬件工程师不想求助软件工程师，只需要一种简单的方式读写外设时。         图1：使用Avalon内存映射总线

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：838656
    • 提供者：weixin_38517113

  1. DSP中的基于赛灵思DSP的安全视频分析

  2. 基于基于赛灵思Spartan-3A DSP的安全视频分析，我们可以得知,赛灵思FPGA的并行架构、嵌入式和DSP处理能力等优点都是由视频分析对性能处理的要求充分发挥出来的。 　　因为安全分析应用的范围广泛，所以它对处理带宽的高要求让企业必须考虑到系统硬件的设计方法问题。现在，单个视频和图像DSP处理器已经不能以可接受的数据速率来完成某些计算密集的分析运算了。此外，在解决全视频帧速率下处理高分辨率的问题上，还没有完整可靠的解决方案。系统工程师也需要考虑多芯片或其它单芯片系统的问题。 　　多片DSP

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：374784
    • 提供者：weixin_38590541

  1. 面向FPGA应用的电源设计

  2. 近几年，FPGA产业迅速扩张，有越来越多的工程师从事着与FPGA相关的设计和研发工作。作为任何一款产品都不可或缺的电源，也面临来自FPGA应用的要求和挑战。一方面是需求的增多，另一方面的技术指标要求的不断提升，如何帮助工程师轻松完成FPGA产品的电源设计，让他们得以将更多的精力投入到核心部分的设计中，从而缩短设计周期，成了每个电源厂商要面对的问题。为此，笔者采访了来自优质电源产品供应商凌力尔特公司的DC/DCµModule产品市场经理AfshinOdabaee，来听一听他对面向FPGA应用的电源

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：77824
    • 提供者：weixin_38728277

  1. Maxim提供面向FPGA系统的模拟输入和输出方案

  2. Maxim Integrated Products, Inc.推出高速、18位数据采集系统（DAS）参考设计MAXREFDES74#,帮助FPGA工程师加快基于FPGA控制系统的评估和验证，以及产品的上市进程。 　　如何实现高精度、高速数字控制环路是摆在设计人员面前的一个难题。现在，MAXREFDES74# DAS能够为要求高精度、高速数据转换的FPGA数字处理系统提供18位数据采集模拟输入和输出前端。MAXREFDES74#可直接插入标准FPGA I/O扩展口（FMC），参考设计包含完备的硬

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：99328
    • 提供者：weixin_38666823

  1. FPGA/EPLD的自上而下设计方法

  2. FPGA/EPLD的自上而下(Top-Down)设计方法：　　传统的设计手段是采用原理图输入的方式进行的，如图1所示。通过调用FPGA/EPLD厂商所提供的相应物理元件库，在电路原理图中绘制所设计的系统，然后通过网表转换产生某一特定FPGA/EPLD厂商布局布线器所需网表，通过布局布线，完成设计。原理图绘制完成后可采用门级仿真器进行功能验证。　　 　　图1:传统的设计手段与Top-Down设计工具的比较　　然而，工程师的最初设计思想不是一开始就考虑采用某一FPGA/EPLD厂商的某一特定型号器件

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：122880
    • 提供者：weixin_38608025

  1. EDA/PLD中的降低FPGA设计的功耗是一种协调和平衡艺术

  2. FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。 　　目前许多终端市场对可编程逻辑器件设计的低功耗要求越来越苛刻。工程师们在设计如路由器、交换机、基站及存储服务器等通信产品时，需要密度更大、性能更好的FPGA，但满足功耗要求已成为非常紧迫的任务。而在消费电子领域，OEM希望采用FPGA的设计能够实现与ASIC相匹敌的低功

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：101376
    • 提供者：weixin_38516380

  1. 电源技术中的FPGA系统的供电要求和最新DC/DC稳压器解决方案

  2. 随着FPGA制造工艺尺寸持续缩小、设计配置更加灵活，以及采用FPGA的系统的不断发展，原来只采用微处理器和ASIC的应用现在也可以用FPGA来实现了。最近FPGA供应商推出的新型可编程器件进一步缩小了FPGA和ASIC之间的性能差别。尽管这类器件的可配置性对设计工程师很有吸引力，但使用这些器件所涉及的复杂设计规则和接口协议，要求设计工程师经过全面的培训，并需要进行参考设计评估、设计仿真和验证工作。另一方面，FPGA应用中非常复杂的模拟设计，例如用于内核、I/O、存储器、时钟和其它电压轨的DC/D

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：130048
    • 提供者：weixin_38725015

  1. Maxim提供面向FPGA系统的模拟输入和输出方案

  2. Maxim Integrated Products, Inc.推出高速、18位数据采集系统（DAS）参考设计MAXREFDES74#,帮助FPGA工程师加快基于FPGA控制系统的评估和验证，以及产品的上市进程。 　　如何实现高精度、高速数字控制环路是摆在设计人员面前的一个难题。现在，MAXREFDES74# DAS能够为要求高精度、高速数据转换的FPGA数字处理系统提供18位数据采集模拟输入和输出前端。MAXREFDES74#可直接插入标准FPGA I/O扩展口（FMC），参考设计包含完备的硬

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：100352
    • 提供者：weixin_38617602

  1. 降低FPGA设计的功耗是一种协调和平衡艺术

  2. FPGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。 　　目前许多终端市场对可编程逻辑器件设计的低功耗要求越来越苛刻。工程师们在设计如路由器、交换机、基站及存储服务器等通信产品时，需要密度更大、性能更好的FPGA，但满足功耗要求已成为非常紧迫的任务。而在消费电子领域，OEM希望采用FPGA的设计能够实现与ASIC相匹敌的低功

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：100352
    • 提供者：weixin_38691742
« 12 3 4 5 6 »