您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. uboott移植实验手册及技术文档

  2. 实验三 移植U-Boot-1.3.1 实验 【实验目的】 了解 U-Boot-1.3.1 的代码结构,掌握其移植方法。 【实验环境】 1、Ubuntu 7.0.4发行版 2、u-boot-1.3.1 3、FS2410平台 4、交叉编译器 arm-softfloat-linux-gnu-gcc-3.4.5 【实验步骤】 一、建立自己的平台类型 (1)解压文件 #tar jxvf u-boot-1.3.1.tar.bz2 (2)进入 U-Boot源码目录 #cd u-boot-1.3.1 (3)创
  3. 所属分类:Flash

    • 发布日期:2010-01-28
    • 文件大小:2097152
    • 提供者:yequnanren
  1. 基于IP核的SOC设计关键技术研究

  2. 提高SOC设计系统级设计阶段对集成IP核时序裕度的预见性和对需求IP 核选择评估准确性; 2)增强IP核时序适应能力,减少SOC集成时的粘合逻辑; 3)简化SOC中IP核的时钟约束。从而提高SOC整体性能: 4)提高了IP核对多时钟域和异步信号的处理能力,避免在SOC集成时引入 桥接模块。 5)增加IP核接口柔性,简化时序调整过程,缩短时序收敛时间。
  3. 所属分类:硬件开发

    • 发布日期:2014-07-03
    • 文件大小:9437184
    • 提供者:yuanliuli
  1. 基于AMBA总线音频接口的设计与实现

  2. 随着集成电路设计技术及制造技术的发展 片上系统 SoC 已成为超大规模集成电 路领域主流技术之一"SoC 一般集成多个 IP 核 其中音频 IP 核是较为常用的一种"数字 音频技术发展较快 并随之产生了很多音频规范"在众多的数字音频接口规范中 I2S 和 S PDIF 音频协议标准具有传输简便 设计灵活等优点 在音频系统中广泛使用" 本文基于 AMBA APB 总线协议 设计实现了数字音频输出接口 IP 核 完成音频数据 从 APB 总线到 I2S 和
  3. 所属分类:其它

    • 发布日期:2014-08-18
    • 文件大小:385
    • 提供者:mekel
  1. 嵌入式系统/ARM技术中的基于多核芯片S698PM的JTAG应用

  2. 摘 要:         经过几十年SoC系统设计技术的快速发展, SOC芯片内部频率越来越快,编写及运行程序越来越大。在测试及调试过程中,用传统UART串口下载及调试程序,在速度、打印等方面呈现出诸多不便;而且该端口在SOC/FPGA研发领域中不通用,而JTAG接口却圆满地解决了上述两个问题。         关键词:        系统级芯片(SOC);知识产权(IP);JTAG;S698PM多核芯片; AMBA总线;       Abstra
  3. 所属分类:其它

    • 发布日期:2020-10-16
    • 文件大小:459776
    • 提供者:weixin_38640985
  1. 嵌入式系统/ARM技术中的解析低功耗音频和视频的SOC设计问题

  2. SoC的定义多种多样,由于其内涵丰富、应用范围广,很难给出准确定义。从狭义角度讲,它是信息系统核心的芯片集成,是将系统关键部件集成在一块芯片上;从广义角度讲, SoC是一个微小型系统,如果说中央处理器(CPU)是大脑,那么SoC就是包括大脑、心脏、眼睛和手的系统。国内外学术界一般倾向将SoC定义为将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上,它通常是客户定制的,或是面向特定用途的标准产品。   SoC定义的基本内容主要表现在两方面:其一是它的构成,其二是它形成
  3. 所属分类:其它

    • 发布日期:2020-10-23
    • 文件大小:81920
    • 提供者:weixin_38589795
  1. 开放核协议—IP核在SoC设计中的接口技术

  2. 随着半导体技术的发展,深亚微米工艺加工技术允许开发上百万门级的单芯片,已能够将系统级设计集成到单个芯片中即实现片上系统SoC。IP核的复用是SoC设计的关键,但困难在于缺乏IP核与系统的接口标准,因此,开发统一的IP核接口标准对提高IP核的复用意义重大。本文简单介绍IP核概念,然后从接口标准的角度讨论在SoC设计中提高IP核的复用度,从而简化系统设计和验证的方法,主要讨论OCP(开放核协议)。
  3. 所属分类:其它

    • 发布日期:2020-10-23
    • 文件大小:123904
    • 提供者:weixin_38500090
  1. 基于Avalon-ST接口帧读取的IP核设计应用研究

  2. 一、前提:SoPC简介     SoPC可编程片上系统将软核处理器Nios II、存储器、I/O等IP核集成到单片FPGA上,SOPC它是用可编程逻辑技术把整个系统放到一块硅片上,来用于嵌入式系统的研究和电子信息处理。 SOPC是一种特殊的嵌入式系统,它是片上系统(SOC),即由单个芯片完成整个系统的主要逻辑功能但它不是简单的SOC,它也是可编程系统,具有灵活的设计方式,可裁减、可扩充、可升级,并具备软硬件在系统可编程的功能。     它同时具有软件和硬件所固有的特点。利用SoPC Builde
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:217088
    • 提供者:weixin_38602563
  1. 通信与网络中的USB系统组成及模块设计

  2. 1 引 言  USB ,是英文Universal Serial BUS(通用串行总线)的缩写,而其中文简称为“通串线,是一个外部总线标准,用于规范电脑与外部设备的连接和通讯。是应用在PC领域的接口技术。USB接口支持设备的即插即用和热插拔功能。USB是在1994年底由英特尔、康柏、IBM、Microsoft等多家公司联合提出的。   随着半导体工艺技术的发展,集成电路设计者能够将愈来愈复杂的功能集成到单硅片上。SoC是将系统集成在一块芯片上,包括微处理器、模拟IP核、数字IP核和存储器(或片外
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:241664
    • 提供者:weixin_38586279
  1. EDA/PLD中的基于龙芯IP核Soc芯片的FPGA验证技术研究

  2. 摘要:阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。   片上系统SoC(Sytem。n Chip),即是将整个系统集成在单个的芯片上。与传统的板级电路不同,SoC集成的完整系统一般包括系统级芯片控制逻辑模块、微处理器/微控制器CPU内核模块、数字信号处理器(DSP)模块、嵌入的存储器模块、与外部进行通信的接口模块、
  3. 所属分类:其它

    • 发布日期:2020-11-04
    • 文件大小:319488
    • 提供者:weixin_38743391
  1. 嵌入式系统/ARM技术中的基于FPGA的OPB_AHB总线桥接器的设计

  2. 摘要:本文首先介绍了 AHB和OPB总线协议特点,并在此基础上详细阐述了 OPB_AHB总线桥接器的功能和设计思路,最后给出了 OPB_AHB的验证方法和仿真结果。并在 Xilinx的EDK环境下利用MicroBlaze软核构建了 SoC系统并通过 FPGA验证。   1.引言   SoC(System on a Chip)自20世纪90年代后期出现以来,广受学术界和工业界的关注, SoC通常将微处理器、 IP(Intelligence Property)核和存储器(或片外存储控制接口)集成
  3. 所属分类:其它

    • 发布日期:2020-11-11
    • 文件大小:326656
    • 提供者:weixin_38553478
  1. 嵌入式系统/ARM技术中的片上SDRAM控制器的设计与集成

  2. 本文介绍了SDRAM 控制器IP 核的设计、电路的功能仿真、综合以及验证等过程,其中重点讨论了该控制器的接口设计以实现SoC的集成。   性能分析表明该控制器设计合理、性能优异。结果证明了该IP 在功能和时序上符合SDRAM控制器技术规范,达到了预定目标。   随着设计与制造技术的发展,集成电路设计从晶体管的集成发展到逻辑门的集成, 现在又发展到IP的集成,即SoC设计技术。SoC可以有效地降低电子信息系统产品的开发成本,缩短开发周期,提高产品的竞争力,是工业界将采用的最主要的产品开发方式
  3. 所属分类:其它

    • 发布日期:2020-11-19
    • 文件大小:80896
    • 提供者:weixin_38684633
  1. IP核在SoC设计中的接口技术

  2. 引言    随着半导体技术的发展,深亚微米工艺加工技术允许开发上百万门级的单芯片,已能够将系统级设计集成到单个芯片中即实现片上系统SoC。IP核的复用是SoC设计的关键,但困难在于缺乏IP核与系统的接口标准,因此,开发统一的IP核接口标准对提高IP核的复用意义重大。本文简单介绍IP核概念,然后从接口标准的角度讨论在SoC设计中提高IP核的复用度,从而简化系统设计和验证的方法,主要讨论OCP(开放核协议)。   OCP简介   基于IP核复用技术的SoC设计使芯片的设计从以硬件为中心转向以软件为中
  3. 所属分类:其它

    • 发布日期:2020-11-26
    • 文件大小:80896
    • 提供者:weixin_38639747
  1. 通信与网络中的中科SoC的USB1.1OHCI主机控制器IP设计

  2. 系统阐述了USB1.1 OHCI 主机控制器IP 的功能、结构、各功能模块的电路设计和实现方法,介绍了主机串行接口引擎模块及其时钟和数据恢复电路以及并行CRC 算法的设计。   为了验证OHCI 主机控制器功能正确性,在中科SoC 虚拟验证平台上对该主机控制器做了系统级模拟验证,验证结果证明了设计的正确性。   IP 就其本质来讲是一个能提供正确接口信号的功能模块。随着EDA 技术和半导体工艺技术的发展,集成电路的规模越来越大,设计越来越复杂,使用IP 核是一个必然趋势。研究开发超大规模集
  3. 所属分类:其它

    • 发布日期:2020-12-03
    • 文件大小:178176
    • 提供者:weixin_38680475
  1. 异步串行通信接口的IP核设计

  2. 摘要:异步串行通信接口(SCI)因其结构简洁、使用方便,因而在各类MCU、DSP和MPU芯片设计中获得广泛的应用。本文给出一种以状态机为控制核心、以数据流为执行中心的异步串行通信接口IP核结构设计的通用方法。此方法已在笔者所设计的DSP芯片中得到验证。 关键词:SCI IP核设计 状态机 数据流引言目前,基于传统IC芯片的微电子应用系统设计技术正在转向基于知识产权(IP,Intellectual Property)核的片上系统(SoC,System on Chip)技术发展。另外,IC设计
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:73728
    • 提供者:weixin_38647039
  1. 开放核协议—IP核在SoC设计中的接口技术

  2. 摘 要:本文介绍了IP核的概念及其在SoC设计中的应用,讨论了为提高IP核的复用能力而采用的IP核与系统的接口技术。 关键词:SoC;IP核;OCP引言随着半导体技术的发展,深亚微米工艺加工技术允许开发上百万门级的单芯片,已能够将系统级设计集成到单个芯片中即实现片上系统SoC。IP核的复用是SoC设计的关键,但困难在于缺乏IP核与系统的接口标准,因此,开发统一的IP核接口标准对提高IP核的复用意义重大。本文简单介绍IP核概念,然后从接口标准的角度讨论在SoC设计中提高IP核的复用度,从而简
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:82944
    • 提供者:weixin_38519234
  1. 关于IP核在SoC设计中的接口技术

  2. 引言   随着半导体技术的发展,深亚微米工艺加工技术允许开发上百万门级的单芯片,已能够将系统级设计集成到单个芯片中即实现片上系统SoC。IP核的复用是SoC设计的关键,但困难在于缺乏IP核与系统的接口标准,因此,开发统一的IP核接口标准对提高IP核的复用意义重大。本文简单介绍IP核概念,然后从接口标准的角度讨论在SoC设计中提高IP核的复用度,从而简化系统设计和验证的方法,主要讨论OCP(开放核协议)。   OCP简介   基于IP核复用技术的SoC设计使芯片的设计从以硬件为中心转向以软
  3. 所属分类:其它

    • 发布日期:2020-12-06
    • 文件大小:141312
    • 提供者:weixin_38530211
  1. 嵌入式系统/ARM技术中的基于WISHBONE总线的FLASH闪存接口设计

  2. 摘 要 : 本文简要介绍了AMD公司Am29LV160D芯片的特点,并对WISHBONE总线作了简单的介绍,详细说明了FLASH memory 与WISHBONE 总线的硬件接口设计及部分Verilog HDL程序源代码。 关键词 :闪存;接口;WISHBONE; FPGA引言       随着半导体工艺技术的发展,IC设计者已能将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上,即SoC芯片。对片上系统(SoC)数据记录需要低功耗、大容量、可快速重复擦写的存储器。
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:177152
    • 提供者:weixin_38711149
  1. 嵌入式系统/ARM技术中的基于WISHBONE总线的FLASH闪存接口设计 (图)

  2. 摘 要 : 本文简要介绍了AMD公司Am29LV160D芯片的特点,并对WISHBONE总线作了简单的介绍,详细说明了FLASH memory 与WISHBONE 总线的硬件接口设计及部分Verilog HDL程序源代码。关键词 :闪存;接口;WISHBONE; FPGA 引言---随着半导体工艺技术的发展,IC设计者已能将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上,即SoC芯片。对片上系统(SoC)数据记录需要低功耗、大容量、可快速重复擦写
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:91136
    • 提供者:weixin_38678022
  1. 模拟技术中的一种基于SoC应用的Rail-to-Rail运算放大器IP核

  2. 摘要: 采用上华0.6μm DPDM CMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail-to-Rail 运算放大器IP 核. 基于BSIM3V3 Spice 模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107.8dB,相位裕度为62.4°,单位增益带宽为4.3MHz ,功耗只有0.34mW.   关键词: Rail-to-Rail ;CMOS;运算放大器; IP 核;片上系统   片上系统(SoC)是在单一芯片上实现信号采集、转换、
  3. 所属分类:其它

    • 发布日期:2020-12-07
    • 文件大小:193536
    • 提供者:weixin_38643141
  1. 应用于SoC设计中IP核的接口技术

  2. 引言   随着半导体技术的发展,深亚微米工艺加工技术允许开发上百万门级的单芯片,已能够将系统级设计集成到单个芯片中即实现片上系统SoC。IP核的复用是SoC设计的关键,但困难在于缺乏IP核与系统的接口标准,因此,开发统一的IP核接口标准对提高IP核的复用意义重大。本文简单介绍IP核概念,然后从接口标准的角度讨论在SoC设计中提高IP核的复用度,从而简化系统设计和验证的方法,主要讨论OCP(开放核协议)。   图1 OCP工作原理示意图   图2  读/写操作的时序   图3  读/
  3. 所属分类:其它

    • 发布日期:2020-12-07
    • 文件大小:141312
    • 提供者:weixin_38690830
« 12 »