注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于PCI总线IP核的高速数据传输测试系统的设计与实现

  2. 基于PCI总线IP核的高速数据传输测试系统的设计与实现

  3. 所属分类：专业指导

    • 发布日期：2009-05-11
    • 文件大小：20971520
    • 提供者：Augusdi

  1. 基于FPGA的快速浮点除法器IP核的实现

  2. 基于FPGA的快速浮点除法器IP核的实现

  3. 所属分类：硬件开发

    • 发布日期：2009-05-16
    • 文件大小：704512
    • 提供者：zgf841122

  1. MC8051单片机IP核的FPGA实现与应用.doc

  2. 。随着现场可编程逻辑阵列(FPGA)及EDA技术的发展，百万门级的FPGA、可重构的嵌入式MCU核、功能复杂的IP核及各种功能强大的EDA工具的出现，实现将MCU、存储器和一些外围电路集成到一个芯片成为可能。随着IP核技术在FPCA中的应用，特别是MCU IP核技术的发展。出现了性能不同的嵌入式MCU软核。MCS-51系列MCU是目前应用时间最长、最普及、可获得应用资料最多的功能强大的8位MCU，建立805l MCU可综合IP核对于各种嵌入式系统和片上系统(SOC)的应用。

  3. 所属分类：硬件开发

    • 发布日期：2009-09-26
    • 文件大小：708608
    • 提供者：luonaerduo890

  1. 论文 LPCC浮点运算IP核的设计与实现

  2. 介绍基于FPGA的LPCC语音识别运算的设计实现，包含LPCC的浮点运算和控制流程，以及IP核的设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2009-10-04
    • 文件大小：67584
    • 提供者：lida1204

  1. 基于Spartan_3E的LCD IP核设计与实现

  2. 基于Spartan_3E的LCD IP核设计与实现。有文档说明，有源代码！！！

  3. 所属分类：专业指导

    • 发布日期：2010-12-16
    • 文件大小：422912
    • 提供者：lionlwy850113

  1. Xilinx DDR IP核控制器的用户接口部分的VHDL源文件

  2. 本代码问VHDL语言实现的XILINX DDR IP核控制器FPGA代码，文件为中国普天集团研发测试通过的代码

  3. 所属分类：其它

    • 发布日期：2011-03-15
    • 文件大小：20480
    • 提供者：KOUTENGQIANG

  1. 基于PCI总线IP核的高速数据传输测试系统的设计与实现

  2. 基于PCI总线IP核的高速数据传输测试系统的设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2011-04-21
    • 文件大小：20971520
    • 提供者：Augusdi

  1. 基于IP核的PCIExpress接口

  2. 基于IP核的PCIE接口的设计。在XILINIX推出的V5，V6系列的FPGA上实现PCIE接口的设计。

  3. 所属分类：硬件开发

    • 发布日期：2011-05-08
    • 文件大小：1048576
    • 提供者：danxin02140

  1. CORDIC的IP核生成平台的设计与实现

  2. CORDIC的IP核生成平台的设计与实现

  3. 所属分类：C

    • 发布日期：2011-06-22
    • 文件大小：4194304
    • 提供者：wwyy2010

  1. 基于IP核的FIR滤波器在新型FPGA的实现.pdf

  2. 基于IP核的FIR滤波器在新型FPGA的实现.pdf基于IP核的FIR滤波器在新型FPGA的实现.pdf

  3. 所属分类：电信

    • 发布日期：2011-10-27
    • 文件大小：167936
    • 提供者：kdfeifeng

  1. Altera RAM乘法器 IP核 仿真 ModelSim

  2. 用Modelsim实现了对Alter RAM IP核的仿真，有利于初学者学习

  3. 所属分类：其它

    • 发布日期：2012-12-24
    • 文件大小：5242880
    • 提供者：zhangzhenyuancs

  1. Altera 乘法器 IP核 Modelsim仿真

  2. 用ModelSim实现了Altera 乘法器IP核的仿真，有利于初学者学习

  3. 所属分类：硬件开发

    • 发布日期：2012-12-24
    • 文件大小：12582912
    • 提供者：zhangzhenyuancs

  1. USB1.1 OTG控制器IP核的设计

  2. 本文重点讨论了设计的整个流程，首先归纳和总结了USB 规范及OTG1.0补充 协议，分析了 USB1.1 OTG 控制器应具有的主要功能。在此基础上，采用自主设计 的体系结构对USB1.1 OTG 控制器进行了系统级设计，采用TOP-DOWN的方式完 成了控制器的模块划分，系统共分为六个一级子模块，每个一级子模块又划分为若 干个二级子模块，比较详细地描述了它们所实现的功能。接下来对控制器进行模块 及系统的RTL 级描述，采用Verilog HDL编写了程序代码。在模块的功能仿真方面， 采用Ve

  3. 所属分类：嵌入式

    • 发布日期：2013-02-28
    • 文件大小：979968
    • 提供者：kezhibin123

  1. Altera SOPC设计中用户自定义指令和IP核开发.zip

  2. IP核概述.doc SOPC中自定义外设和自定义指令性能分析.pdf 基于Avalon总线TLC5628自定义IP核的开发.pdf 基于Avalon总线的TFT LCD 控制器的设计.doc 基于Avalon总线的可配置LCD控制器IP核的设计.doc 基于Avalon总线的可配置LCD控制器IP核的设计.pdf 基于Avalon总线的直流电机PWM控制.pdf 基于Avalon总线的键盘和VGA控制接口设计.pdf 基于NIOS II嵌入式处理器实现LCD的控制 .doc 基于Nios II

  3. 所属分类：硬件开发

    • 发布日期：2013-07-27
    • 文件大小：6291456
    • 提供者：originator

  1. ZedBoard-自定义IP核实现+PS成功调用【详细步骤+流程介绍+源码

  2. ZedBoard-自定义IP核实现+PS成功调用【详细步骤+流程介绍+源码

  3. 所属分类：硬件开发

    • 发布日期：2014-04-13
    • 文件大小：5242880
    • 提供者：chlong588

  1. 高速3_DES算法IP核的设计与实现

  2. 高速3_DES算法IP核的设计与实现.nh高速3_DES算法IP核的设计与实现.nh

  3. 所属分类：其它

    • 发布日期：2008-12-26
    • 文件大小：4194304
    • 提供者：lidong88

  1. 在测控系统中用IP核实现D/A转换

  2. 采用数字化技术、在测控系统中用IP核实现D/A转换，并且在1片可编程逻辑器件中实现。它不受温度的影响，既可保持高分辨率，又可降低对电路精度和稳定度的要求，并减少元件的数量。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：90112
    • 提供者：weixin_38535808

  1. 基于IP核的PCI总线接口设计与实现

  2. 一种在计算机工业测控系统中应用FPGA和软IP核实现PCI总线接口的方法。重点介绍了本地总线读写状态机的设计，3.3V FPGA兼容PCI2.2、5V规范的电气设计及其时序和布线问题，并给出了使用嵌入式逻辑分析仪实际捕获的信号时序。实验证明，该结构的PCI接口测控系统工作稳定可靠。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：108544
    • 提供者：weixin_38562026

  1. 电源技术中的在测控系统中用IP核实现D/A转换

  2. 摘要：采用数字化技术、在测控系统中用IP核实现D/A转换，并且在1片可编程逻辑器件中实现。它不受温度的影响，既可保持高分辨率，又可降低对电路精度和稳定度的要求，并减少元件的数量。 关键词：IP D/A VHDL 可编程逻辑器件在各类电子系统中，数字电路所占比重越来越大。这主要是因为数字电路相对于模拟电路有一些突出的优点，例如：*数字电路中的有源器件工作在饱和区与截止区，工作状态稳定；*数字电路处理的是二值信号，易于存储和再生；*数字电路是由大量相同的基本单元，如门、触发器等所组成，易于大

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：96256
    • 提供者：weixin_38606811

  1. 基于低成本FPGA的CPRI IP核实现

  2. 无线TEM（电信设备制造商）正受到布署基站架构的压力，这就是用更小体积、更低功耗、更低制造成本来建立，部署和运营。达到此目的的关键策略是从基站中分离出RF接收器和功率放大器，用它们来直接驱动各自的天线。这称为射频拉远技术(RRH)。通过基于SERDES的公共无线接口(CPRI)将基带数据传回到基站。本文主要阐述特定的低延迟变化的设计思想，在低成本FPGA上利用嵌入式SERDES收发器和CPRI IP（知识产权）核实现。 　　RRH的部署 　　从“Hotel”基站分离射率(RF)收发器和功率放

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：264192
    • 提供者：weixin_38710566
« 12 3 4 5 6 7 8 9 10 ... 37 »