注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL程序设计与实践--云创工作室编著

  2. 有点大，分为两部分（上和下），还有一个超星阅读器 第1章　EDA设计与Verilog　HDL语言概述 　　1.1　EDA设计概述 　　1.1.1　EDA技术简介 　　1.1.2　EDA与传统电子系统设计方法 　　1.1.3　可编程逻辑器件对EDA技术的要求 　　1.2　Verilog　HDL语言简介 　　1.2.1　硬件描述语言说明 　　1.2.2　Verilog　HDL语言的历史 　　1.2.3　Verilog　HDL语言的能力 　　1.2.4　Verilog　HDL和VHDL语言的比较 　

  3. 所属分类：嵌入式

    • 发布日期：2009-08-04
    • 文件大小：14680064
    • 提供者：kygreen

  1. 第5章 重用策略和任务

  2. 随着芯片制造工艺的变化,对大规模集成电路设计的需求正在促使芯片的设计技术面临新的变革,设计方法也发生巨大的变化。SoC已经成为21世纪全球瞩目的关键和新技术。网络普及化、全球电信自由化以及科技产品生活化的发展趋势，促使计算机、通讯、消费电子的界限快速融合，形成了3C整合的新兴科技和产业。各种技术产品对降低成本、具有垂直整合特性、简化系统设计、降低功耗和缩小产品体积提出强烈要求。然而，目前集成电路的设计能力和EDA工具能力却远远落后于半导体工艺的发展，两者之间日益加剧的差距已经成为SoC技术发展

  3. 所属分类：嵌入式

    • 发布日期：2010-05-23
    • 文件大小：1048576
    • 提供者：yaowanhua

  1. Java TCP/IP Socket编程(中文版).pdf

  2. 目录： 第1章简介..........3 1.1 计算机网络，分组报文和协议..........3 1.2 关于地址..........6 1.3 关于名字..........8 1.4 客户端和服务器..........8 1.5 什么是套接字..........9 1.6 练习..........10 第2章基本套接字..........10 2.1 套接字地址..........10 2.2 TCP套接字..........17 2.2.1 TCP客户端..........17 2.2.

  3. 所属分类：Java

    • 发布日期：2010-12-23
    • 文件大小：1048576
    • 提供者：yonglongwang

  1. Java TCP/IP Socket编程(原书第2版) 中文版

  2. 《Java TCP/IP Socket编程(原书第2版)》基于TCP/IP Socket相关原理，对如何在Java中进行Socket编程作了深入浅出的介绍。《Java TCP/IP Socket编程(原书第2版)》内容简明扼要，条理清晰，并在讲解相应的概念或编程技巧时列举了大量的示例程序，每章附有练习。 译者序 前言 第1章 简介 1.1 计算机网络、分组报文和协议 1.2 关于地址 1.3 关于名字 l.4 客户端和服务器 1.5 什么是套接字 1.6 练习 第2章 基本套接字 2.1 套接

  3. 所属分类：Java

    • 发布日期：2011-03-09
    • 文件大小：1048576
    • 提供者：nbatmac

  1. Java TCP/IP Socket编程

  2. 此书讲解详细，易懂，个人觉得是很不错的一本书，对初学者有很大帮助 目录： 第1章简介..........3 1.1 计算机网络，分组报文和协议..........3 1.2 关于地址..........6 1.3 关于名字..........8 1.4 客户端和服务器..........8 1.5 什么是套接字..........9 1.6 练习..........10 第2章基本套接字..........10 2.1 套接字地址..........10 2.2 TCP套接字.........

  3. 所属分类：其它

    • 发布日期：2011-04-12
    • 文件大小：1048576
    • 提供者：anly_hz

  1. 可重用设计方法学

  2. 第一章 引言 第二章 片上系统设计过程 第三章 系统级设计问题：规则和工具 第四章 核设计过程 第五章 RTL编码指南 第六章 IP核综合指南 第七章 IP核验证指南 第八章 硬核的设计方法 。。。本书是Reuse Methodology Manual for System-on-a-Chip Designs,Third Edition的中文版

  3. 所属分类：其它

    • 发布日期：2011-11-16
    • 文件大小：6291456
    • 提供者：christinaecho

  1. 纯真IP数据库查询模块源代码参考（C#）

  2. 发一个自己写的C#的IP所在地查询程序，使用纯真/珊瑚虫数据库均可（QQWry.dat/CoralWry.dat），程序的实际使用价值可能不大，仅作为此类c#程序的参照。 有些朋友在C#中使用动态类对象的构造函数/析构函数在对象的初始化/释放时来打开/关闭数据文件，这虽然是一个很好的面向的思想，但托管程序对象的释放时间是不确定的，尤其是ASP.NET的使用，这一方面由于打开的文件未释放会造成资源浪费，更重要的是可能会带来线程并发所造成的共享冲突，另外如果在ASP.NET中使用缓存机制则会增加程

  3. 所属分类：C#

    • 发布日期：2008-09-07
    • 文件大小：13312
    • 提供者：rssn_net

  1. Java TCP/IP Socket编程(中文版).pdf

  2. 目录： 第1章简介..........3 1.1 计算机网络，分组报文和协议..........3 1.2 关于地址..........6 1.3 关于名字..........8 1.4 客户端和服务器..........8 1.5 什么是套接字..........9 1.6 练习..........10 第2章基本套接字..........10 2.1 套接字地址..........10 2.2 TCP套接字..........17 2.2.1 TCP客户端..........17 2.2.

  3. 所属分类：Java

    • 发布日期：2013-05-17
    • 文件大小：1048576
    • 提供者：xiaocui2010

  1. 某公司IP核互连策略及规范的详细说明.doc

  2. IP核互连策略及规范随着超深亚微米工艺的发展， IC设计能力与工艺能力极大提高，采用SoC（System on Chip）将微处理器、IP核、存储器及各种接口集成在单一芯片上，已成为目前IC设计及嵌入式系统发展的趋势和主流。为减少设计风险、缩短设计周期、更 集中于应用实现，设计者越来越多的采用IP核复用。在此推动下，IP核互连技术及片上总线（On-Chip Bus）得到迅速发展，反过来它们又对IP核的设计、校验、重用及IP核有关标准的制定也产生了深远的影响。 IP核互连策略 就IP核互连的形式

  3. 所属分类：嵌入式

    • 发布日期：2009-04-20
    • 文件大小：353280
    • 提供者：mazhongqiang

  1. 基于SystemVerilog可重用测试平台的实现

  2. 对于中小型设计，传统的验证效率低、可重用性差，而基于方法学的高级验证测试平台搭建较繁琐，验证流程不太灵活。以ARINC429收发器IP核为验证对象，采用SystemVerilog语言，通过层次化设计，改善工程组织架构，运用虚接口与回调等关键技术，实现了一种可重用测试平台。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：97280
    • 提供者：weixin_38637580

  1. MCS51单片机串行口IP核的实现

  2. 本文中先容的串行口控制器是一种功能和通讯协议与MCS-51系列单片机的串行口相兼容，性能有大幅进步的数据通讯部件，其往往于低速低本钱的微机与下位机的通讯中，并答应在串行链路上进行全双工的通讯。通过IP核重用技术，可广泛应用在各种soc、嵌进式微处理芯片的设计以及产业应用中。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：200704
    • 提供者：weixin_38740328

  1. 参数化可配置IP核浮点运算器的设计与实现

  2. 将参数化可配置IP核的设计方法引入到浮点运算器设计中，通过设计时提取的可用参数，将浮点运算器设计成为参数化、可配置、可重用的IP核。通过仿真验证了实现参数化IP核浮点运算器的可行性和有效性。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：389120
    • 提供者：weixin_38503233

  1. 基于SystemVerilog可重用测试平台的实现

  2. 对于中小型设计，传统的验证效率低、可重用性差，而基于方法学的高级验证测试平台搭建较繁琐，验证流程不太灵活。以ARINC429收发器IP核为验证对象，采用SystemVerilog语言，通过层次化设计，改善工程组织架构，运用虚接口与回调等关键技术，实现了一种可重用测试平台。将不同的测试案例在测试平台上运行，结合断言与覆盖率驱动等验证技术完成了对ARINC429收发器IP核的功能验证，代码覆盖率和功能覆盖率均达到100%。实践表明，该测试平台具有良好的可重用性、易操作性，验证效率较高。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：526336
    • 提供者：weixin_38643269

  1. EDA/PLD中的基于VHDL语言的IP核验证设计

  2. 引言 　　代码纯化．指在代码设计中及完成后进行自定义的、IEEE标准的、设计重用的、可综合性和可测试性等方面的规则检查； 　　代码覆盖率分析．研究仿真中的测试矢量是否足够； 　　设计性能和面积分析．在设计逻辑综合过程中分析所设计的RTL所能达到的性能和面积要求； 　　可测性分析：IP核设计重用中的关键技术。如何保证IP核的高测试覆盖率,如何保证IP核在集成到SoC中后的可测试性．是该阶段分析的主要目标。所以在IP核实现之前．要检查IP核设计中是否违反了可测性设计规则； 　　低功耗分析：

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：105472
    • 提供者：weixin_38581992

  1. EDA/PLD中的基于FPGA的8段数码管动态显示IP核设计

  2. 引言 　　数码管可显示简单的字符和数字，由于其价格低廉、性能稳定、显示清晰、亮度高、使用电压低、寿命长，在工业生产、交通运输、仪器仪表及家用电器等场合得到广泛应用。然而，开发基于NiosⅡ的嵌入式系统时，Builder开发工具中没有提供现成的数码管显示IP核，这使设计者工作量增加。这里把数码管控制器设计为一个共阴极(或共阳极)7段数码管动态显示IP核，并给出此核的一个参考驱动程序。在系统设计中，可根据实际需求，把此核直接例化成1～8个共阴极(或共阳极)数码管显示控制器，控制1～8个共阴极(或共

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：373760
    • 提供者：weixin_38587924

  1. 单片机与DSP中的MCS-51单片机串行口IP核的实现

  2. 本文介绍了利用EDA技术设计出一种功能和通信协议与MCS-51系列单片机的串行口相兼容，性能有大幅提高的串行口控制器的IP核，并经过验证获得了满意的效果。 　　1 引言 　　随着集成电路的深亚微米制造技术和eda技术的迅猛发展，芯片的密度和复杂度不断提高，复用以前的设计模块用于asic芯片和在一块芯片上实现嵌入式系统的功能形成所谓的片上可编程系统（ system on programmable chip，sopc） 已成为一种发展的新趋势。ip core（知识产权核） 设计的重用性以及sopc

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：195584
    • 提供者：weixin_38694006

  1. 嵌入式系统/ARM技术中的基于IP设计的8位SoC微微器ET44M210

  2. 摘要：依8位SoC嵌入式微处理器的最新发展动态，从智能设计模块、开发工具和程序设计三个方面，探讨ET44M210微处理器芯片的结构特点和应用方法。 关键词：IP SoC ET44M210芯片设计 可重用程序设计1 概述当前，使用8位单片机作为控制核心的应用仍然是主流。主要原因是，有相当数量的应用项目只需要使用8位单片机就完全能满足技术要求。8位单片机的低成本、易开发、技术资源丰富等优点，使得其它高位单片机无法与其匹配，因此，无论是芯片制造商还是系统应用开发人员，对8位单片机的现状和发展都给

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：103424
    • 提供者：weixin_38532629

  1. EDA/PLD中的基于VHDL语言的IP核验证

  2. 引言       在IC(integrated circuit．集成电路)发展到超大规模阶段的今天，基于IP(Intellectual Property，知识产权)核的IC设计及其再利用是保证SoC(system onchip，片上系统)开发效率和质量的重要手段。如果能对IP核进行验证、测试和集成．就可以加速SoC的设计，而这需要从以下5个方面进行考虑。 代码纯化．指在代码设计中及完成后进行自定义的、IEEE标准的、设计重用的、可综合性和可测试性等方面的规则检查； 代码覆盖率分析．研究仿真中

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：106496
    • 提供者：weixin_38546622

  1. 基于VHDL语言的IP核验证设计

  2. 引言 　　代码纯化．指在代码设计中及完成后进行自定义的、IEEE标准的、设计重用的、可综合性和可测试性等方面的规则检查； 　　代码覆盖率分析．研究仿真中的测试矢量是否足够； 　　设计性能和面积分析．在设计逻辑综合过程中分析所设计的RTL所能达到的性能和面积要求； 　　可测性分析：IP核设计重用中的关键技术。如何保证IP核的高测试覆盖率,如何保证IP核在集成到SoC中后的可测试性．是该阶段分析的主要目标。所以在IP核实现之前．要检查IP核设计中是否违反了可测性设计规则； 　　低功耗分析：

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：104448
    • 提供者：weixin_38681646

  1. 基于FPGA的8段数码管动态显示IP核设计

  2. 引言 　　数码管可显示简单的字符和数字，由于其价格低廉、性能稳定、显示清晰、亮度高、使用电压低、寿命长，在工业生产、交通运输、仪器仪表及家用电器等场合得到广泛应用。然而，开发基于NiosⅡ的嵌入式系统时，Builder开发工具中没有提供现成的数码管显示IP核，这使设计者工作量增加。这里把数码管控制器设计为一个共阴极(或共阳极)7段数码管动态显示IP核，并给出此核的一个参考驱动程序。在系统设计中，可根据实际需求，把此核直接例化成1～8个共阴极(或共阳极)数码管显示控制器，控制1～8个共阴极(或共

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：539648
    • 提供者：weixin_38687199
« 12 3 4 5 6 7 »