在自动控制产品中，CPD+DSP+MCU的构架是目前最为流行的成熟方案，而在通讯产品中，大量使用FPGA设计，合理使用FPGA和DSP的组合，FPGA和DSP之间的“智能配分”可使无线系统设计师获得最佳性能组合和成本。对于无线基站，FPGA和DSP可编程逻辑的系统配分，可促使更大的产品设计和市场成功率。 　　更高数据率的需求正在驱使无线蜂窝系统从窄带2G GSM，IS-95系统到W-CDMA基3G和3.5G系统变革。另外的OFDM基宽带无线系统，如WiMAX现在传输速度超过70Mbps。靠较高级

卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。它克服了分组码由于以码块为单位编译码而使分组间的相关信息丢失的缺点。（2，1，8）卷积码在2G、3G通信系统中得到了广泛的运用。CDMA/IS-95系统的前向信道[3]、CDMA20001x的前反向链路都使用了生成多项式为（561，753）码率为1/2的（2，1，8）卷积码。针对目前卷积码译码器占用资源较多，最高工作频率较低的缺点，本文设计了一种新的基于FPGA的（2，1，8）卷积码译码器。该译码器工作频率高，输出时延小，占用资源少

摘要：大约束度卷积码作为信道纠错编码在通信中得到了广泛的应用，而其相应的Viterbi译码器硬件复杂度大，限制了译码速度。分析了Viterbi译码器的结构，优化了各模块，合理地组织了存储器结构，简化了接口电路。用FPGA实现Viterbi译码器，提高了译码器速度。 关键词：卷积码 Viterbi译码 ACS 路径度量存储 FPGA实现Viterbi算法是一种基于最大后验概率的卷积译码算法，应用广泛。CDMA的IS-95标准和WCDMA 3 GPP标准将卷积码作为高速实时数据传输的信道纠错编

　　摘　要：信道编码是扩频通信系统的关健技术之一，本文针对IS-95码分多址峰窝通信系统标准，介绍了一种适合于反向业务信道的信道编码的FPGA实现方案，并给出了具体的设计方法。　　关键词：扩频通信；码分多址；信道编码；FPGARealizationofChannelCodingforIS-95CDMASystemBasedonFPGAXUANLi-ping1，GAOYu-long2（1.HeilongjiangScienceandTechnologyCollege,Harbin150027,C