注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 《XilinxISE9.X设计指南》光盘源码1-3

  2. 《XilinxISE9.X设计指南》光盘源码1-3，由于大小有限，只能先传前三个章节的例子，后续会继续上传

  3. 所属分类：Java

    • 发布日期：2009-07-29
    • 文件大小：9437184
    • 提供者：sunyijin_jasper

  1. Verilog HDL程序设计与实践--云创工作室编著

  2. 有点大，分为两部分（上和下），还有一个超星阅读器 第1章　EDA设计与Verilog　HDL语言概述 　　1.1　EDA设计概述 　　1.1.1　EDA技术简介 　　1.1.2　EDA与传统电子系统设计方法 　　1.1.3　可编程逻辑器件对EDA技术的要求 　　1.2　Verilog　HDL语言简介 　　1.2.1　硬件描述语言说明 　　1.2.2　Verilog　HDL语言的历史 　　1.2.3　Verilog　HDL语言的能力 　　1.2.4　Verilog　HDL和VHDL语言的比较 　

  3. 所属分类：嵌入式

    • 发布日期：2009-08-04
    • 文件大小：14680064
    • 提供者：kygreen

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-5 LX/LXT平台简介　12 1.2.3　Virtex-5核心技术　15

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：45088768
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第1页到76页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：18874368
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第77页到140页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virte

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：19922944
    • 提供者：jiemizhe000

  1. FPGA开发全攻略 5.1 FPGA器件选型常识 33

  2. FPGA开发全攻略 前言  2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2

  3. 所属分类：硬件开发

    • 发布日期：2010-01-23
    • 文件大小：8388608
    • 提供者：zhudunzhong

  1. 函数信号发生器的设计1、熟悉ISE 软件的设计流程； 2、熟悉D/A转换器的工作原理； 3、熟悉D/A转换器AD558 的工作原理； 4、学习产生不同波形的方法； 15.2

  2. 1、掌握ISE 软件的设计流程； 2、使用C语言产生正弦查找表的系数； 3、使用VHDL语言设计一个正弦波函数发生模块； 4、使用VHDL语言设计一个方波函数发生模块； 5、使用VHDL语言设计一个三角波的函数发生器； 6、下载设计到FPGA芯片中，并通过示波器观察产

  3. 所属分类：C

    • 发布日期：2010-08-08
    • 文件大小：47104
    • 提供者：SHUAISS

  1. 1、掌握ISE 软件的设计流程； 2、使用C语言产生正弦查找表的系数； 3、使用VHDL语言设计一个正弦波函数发生模块； 4、使用VHDL语言设计一个方波函数发生模块； 5、使用VHDL语言设计一个三角波的函数发生器； 6、下载设计到FPG

  2. 1、熟悉ISE 软件的设计流程； 2、熟悉D/A转换器的工作原理； 3、熟悉D/A转换器AD558 的工作原理； 4、学习产生不同波形的方法； 15.2 实

  3. 所属分类：C

    • 发布日期：2010-08-08
    • 文件大小：55296
    • 提供者：SHUAISS

  1. Xilinx ISE 13.3

  2. 1. Launch Xilinx Setup 2. Choose "System Edition" 3. Select "Xilinx License Configuration Manager" 4. Select "Locate Existing License" 5. Next 6. Click "Copy License" 7. Select included license xilinx_ise.lic 8. Delete \Xilinx\13.3\ISE_DS\EDK\data\c

  3. 所属分类：硬件开发

    • 发布日期：2012-01-12
    • 文件大小：48128
    • 提供者：days_mark

  1. ise xilinx 教程6.7-11.1

  2. ise xilinx 教程 3个集合教案

  3. 所属分类：网络设备

    • 发布日期：2012-02-26
    • 文件大小：3145728
    • 提供者：fenglema

  1. FPGA开发全攻略（上册）

  2. FPGA开发全攻略（上册前言 2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA

  3. 所属分类：硬件开发

    • 发布日期：2012-06-26
    • 文件大小：4194304
    • 提供者：xbjj2010

  1. ISE最新ise-1.4.0.253.x86_64.iso

  2. 最新ISE镜像文件，包含ISE最新功能。因为文件比较大3.88G，上传到百度网盘了。给需要的人使用。

  3. 所属分类：网络设备

    • 发布日期：2015-07-24
    • 文件大小：77
    • 提供者：nj598849216

  1. ise-1.3.0.876.x86_64.iso

  2. ise-1.3.0.876.x86_64.iso镜像文件，包含ISE新功能。因为文件比较大3.86G，上传到百度网盘了。给需要的人使用。

  3. 所属分类：网络监控

    • 发布日期：2015-10-26
    • 文件大小：87
    • 提供者：nj598849216

  1. Xilinx的ISE软件高级设计功能的使用.pdf

  2. 第十章 FPGA 设计技巧――ISE 高级设计工具 10.1 结构向导（Architecture Wizard） 10.2 管脚约束（PACE） 10.3 设计约束（Constrain Editor） 10.4 功耗分析（Xpower） 10.5 手工布局工具（Floorplanner） 10.6 手工布线工具（FPGA Editor） 10.7 下载工具（iMPACT） 10.8 PROM 文件生成（PROM File Format） 10.9 模块化设计工具（Modular Design）

  3. 所属分类：硬件开发

    • 发布日期：2020-03-24
    • 文件大小：470016
    • 提供者：DuobleWei

  1. HDU_软工_计组实验1~8

  2. 里面包含：实验1~8的源代码，ISE软件直接导入就能使用、课件PPT、3份实验报告、实验要求与评分标准。

  3. 所属分类：软件测试

    • 发布日期：2020-06-24
    • 文件大小：158334976
    • 提供者：qq_44222849

  1. Xilinx的ISE软件高级设计功能的使用.rar

  2. 10.1 结构向导（Architecture Wizard） 10.2 管脚约束（PACE） 10.3 设计约束（Constrain Editor） 10.4 功耗分析（Xpower） 10.5 手工布局工具（Floorplanner） 10.6 手工布线工具（FPGA Editor） 10.7 下载工具（iMPACT） 10.8 PROM 文件生成（PROM File Format） 10.9 模块化设计工具（Modular Design） 10.9 小结

  3. 所属分类：硬件开发

    • 发布日期：2020-09-06
    • 文件大小：388096
    • 提供者：han980630

  1. 基于FPGA的结构改进型(2，1，4)维特比译码器

  2. 在资源受限的处理器中实现高性能的Viterbi译码算法是近年来研究的热点。基于XC6SLX16-2CSG324型FPGA处理器，在资源有限情况下，为兼顾Viterbi译码时延与资源消耗的问题，提出了一种结构改进算法。在传统Viterbi译码算法基础上，首先通过最大限度地预定义存储路径度量值的寄存器，达到控制路径度量值的目的，其次采用步进式幸存路径信息存储结构，完成幸存路径信息的存储，简化译码器硬件实现复杂度，减小译码时延和资源消耗。通过ISE Design Suite 14.7平台，对回溯深度为

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：572416
    • 提供者：weixin_38597889

  1. 利用ISE中的Tcl功能控制版本

  2. ISE中的Tcl功能可以完成重新创建工程，添加项目文件并设定编译选项等工作，ISE版本10.1中也提供了用于源代码控制的相应菜单。 　　利用Tcl控制版本的好处如下。 　　（1）Tcl脚本是文本文件，而ISE的工程文件（例如watchve⒈1Se）是二进制文件，文本文件更容易跟踪工程中发生的各种变更。 　　（2）Tcl脚本可以ISE跨版本进行工程重建。 　　（3）ISE中的export功能可以很容易导出包括Tcl脚本、工程源代码、配置选项，以及编译结果。   　　以watchver工程作为例子，

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：665600
    • 提供者：weixin_38559203

  1. EDA/PLD中的XILINX 推出PLANAHEAD 8.1

  2. 赛灵思公司 (Xilinx) 今天宣布即日起推出其 PlanAhead软件的最新版本，该层次化设计与分析解决方案和赛灵思 ISE:trade_mark: 软件结合使用，可使赛灵思 Virtex-4:trade_mark: 和 Spartan:trade_mark:-3 FPGA 实现比竞争解决方案高出两个速度等级的性能优势。该新版本还通过简化对赛灵思 FPGA 的局部重配置功能，大大节省了成本、尺寸和功耗。PlanAhead 8.1新增的生产率增强特性还包括 ExploreAhead 功能，该功

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：61440
    • 提供者：weixin_38711369

  1. ISE 10.1提供其他Tcl命令

  2. 除了上一节中介绍的Tcl的脚本管理功能之外，通过ISE 10.x工具的Tcl Shell还可以执行几乎所有的综合、布局布线、仿真，以及参数和设计环境设置等操作。以下介绍一些主要命令。  　　1．工程管理类（project）　　该类命令的第1个关键字为“project”°　　（1）project new ＜proect＿name＞：创建一个新的工程。　　（2）project archive＜archive name＞：归档整理工程设置工程项目。　　（3）project clean：清除工程中所创建

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：53248
    • 提供者：weixin_38694336
« 12 3 4 5 6 »