目录 1 文中的缩写 24 1.1 寄存器描述表中使用的缩写列表 24 1.2 术语表 24 1.3 可用的外设 24 2 存储器和总线构架 25 2.1 系统构架 25 2.2 存储器组织 27 2.3 存储器映像 28 2.3.1 嵌入式SRAM 29 2.3.2 位段 29 2.3.3 嵌入式闪存 30 2.4 启动配置 33 3 CRC计算单元(CRC) 34 3.1 CRC简介 34 3.2 CRC主要特性 34 3.3 CRC功能描述 34 3.4 CRC寄存器 35 3.4.1

表示闪速存储器与CPU的连接模式如图1所示。该图中信号名与信号的意思吻合ISA总线，通过地址译码器对CPU地址的高位进行解码，如果属于闪速存储器范围．则使CE信号有效，将地址的低位赋予闪速存储器。           图1   8位CPU与闪速存储器的连接思路 　　进而OE与SMEMR信号、WE与SMEMW信号相连，DQ0～DQ7连接于CPU的数据总线。 　　该图中特意考虑到时序的关系。根据CPU的总线工作时间，或者需要仔细计算时间，或者使其等待、延长总线周期等。ISA总线与近期的闪速