注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. PCB叠层设计需要注意这8件事

  2. 在设计PCB（印制电路板）时，需要考虑的一个最基本的问题就是实现电路要求的功能需要多少个布线层、接地平面和电源平面，而印制电路板的布线层、接地平面和电源平面的层数的确定与电路功能、信号完整性、EMI、EMC、制造成本等要求有关。对于大多数的设计，PCB的性能要求、目标成本、制造技术和系统的复杂程度等因素存在许多相互冲突的要求，PCB的叠层设计通常是在考虑各方面的因素后折中决定的。高速数字电路和射须电路通常采用多层板设计。下面列出了层叠设计要注意的8个原则：1.分层在多层PCB中，通常包含有信号层

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：75776
    • 提供者：weixin_38681286

  1. PCB技术中的PCB设计中的电源信号完整性的考虑

  2. 在电路设计中，一般我们很关心信号的质量问题，但有时我们往往局限在信号线上进行研究，而把电源和地当成理想的情况来处理，虽然这样做能使问题简化，但在高速设计中，这种简化已经是行不通的了。尽管电路设计比较直接的结果是从信号完整性上表现出来的，但我们绝不能因此忽略了电源完整性设计。因为电源完整性直接影响最终PCB板的信号完整性。电源完整性和信号完整性二者是密切关联的，而且很多情况下，影响信号畸变的主要原因是电源系统。例如，地反弹噪声太大、去耦电容的设计不合适、回路影响很严重、多电源/地平面的分割不好、地

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：66560
    • 提供者：weixin_38646645

  1. PCB技术中的优化封装以满足SerDes应用键合线封装规范

  2. 对于10Gbps及以上数据速率的SerDes，每个数据位的单位间隔是随着近 20～30ps的信号上升/下降时间而缩短的。选择合适的封装互连结构，有效地传输这些信号已成为最大限度减少信号完整性问题的重要考虑因素，如串扰、阻抗不连续性等。对于低成本应用，键合线封装是替代相对高端的倒装芯片封装的首选方案，但它缺乏执行大I/O数、控制阻抗及为芯片提供有效电源的设计灵活性。 　　本文将讨论通过优化封装内的阻抗不连续性和改善其回波损耗性能，以满足10Gbps SerDes键合线封装规范。 　　差分阻抗

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：251904
    • 提供者：weixin_38620314

  1. PCB技术中的千兆位设备PCB的信号完整性设计

  2. 本文主要讨论在千兆位数据传输中需考虑的信号完整性设计问题，同时介绍应用PCB设计工具解决这些问题的方法，如趋肤效应和介质损耗、过孔和连接器的影响、差分信号及布线考虑、电源分配及EMI控制等。 　　通讯与计算机技术的高速发展使得高速PCB设计进入了千兆位领域，新的高速器件应用使得如此高的速率在背板和单板上的长距离传输成为可能，但与此同时，PCB设计中的信号完整性问题(SI)、电源完整性以及电磁兼容方面的问题也更加突出。 　　信号完整性是指信号在信号线上传输的质量，主要问题包括反射、振荡、时序、

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：137216
    • 提供者：weixin_38516270

  1. PCB技术中的高性能PCB设计的工程实现

  2. 自从PCB设计进入高速时代，以传输线理论为基础的信号完整性知识势头盖过了硬件基础知识。有人提出，十年后的硬件设计只有前端和后端（前端指的是IC设计，后端指的是PCB设计）。只要有一个系统工程师把他们整合一下就够了。这很容易让人怀疑学习硬件基础知识的必要性。事实上，不管是IC工程师还是PCB工程师，都必须具备诸如R、L、C以及基本的门电路知识。 　　高性能的PCB设计离不开电源基础知识，少不了FPGA常识。即使以传输线理论为基础的信号完整性分析也是从研究以R、L、C为基础的微元考虑。 　　PC

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：32768
    • 提供者：weixin_38632797

  1. PCB技术中的高速背板设计考虑和创新解决方案分析

  2. 高速背板设计者面临信号衰减、符号间干扰(ISI)及串扰等几项主要挑战。具有创新信号调整技术的芯片产品(如高速背板接口解决方案)可有效解决这些系统级难题，使系统厂商能为其客户提供高性能及可升级的系统，并减少开发时间及成本。 　　路由器、以太网交换机及存储子系统等基于模块化机箱的系统中，高速背板要求有高等级的信号完整性及更高的系统吞吐量。面向这些应用的系统供应商为了用一种经济且及时的方式来设计这些高速背板，正面临众多挑战。他们还必须保护其客户在原有线卡、机箱及电源上的投资，同时还必须支持更高的性

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：87040
    • 提供者：weixin_38655767

  1. PCB技术中的电源完整性与地弹噪声的高速PCB仿真

  2. 随着信号的沿变化速度越来越快，今天的高速数字电路板设计者所遇到的问题在几年前看来是不可想象的。对于小于1纳秒的信号沿变化，PCB板上电源层与地层间的电压在电路板的各处都不尽相同，从而影响到IC芯片的供电，导致芯片的逻辑错误。为了保证高速器件的正确动作，设计者应该消除这种电压的波动，保持低阻抗的电源分配路径。 　　为此，你需要在电路板上增加退耦电容来将高速信号在电源层和地层上产生的噪声降至最低。你必须知道要用多少个电容，每一个电容的容值应该是多大，并且它们放在电路板上什么位置最为合适。一方面你可能

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：103424
    • 提供者：weixin_38553381

  1. 信号完整性----从WiFi收发器的PCB布局看射频电路电源和接地的设计方法

  2. 射频(RF)电路的电路板布局应在理解电路板结构、电源布线和接地的基本原则的基础上进行。本文探讨了相关的基本原则，并提供了一些实用的、经过验证的电源布线、电源旁路和接地技术，可有效提高RF设计的性能指标。考虑到实际设计中PLL杂散信号对于电源耦合、接地和滤波器元件的位置非常敏感，本文着重讨论了有关PLL杂散信号抑制的方法。为便于说明问题，本文以MAX2827802.11a/g收发器的布局作为参考设计。图1：星型拓扑的Vcc布线。设计RF电路时，电源电路的设计和电路板布局常常被留到了高频信号通路的设

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：358400
    • 提供者：weixin_38732811

  1. 信号完整性----从WiFi收发器的PCB布局看射频电路电源和接地的设计方法

  2. 射频(RF)电路的电路板布局应在理解电路板结构、电源布线和接地的基本原则的基础上进行。本文探讨了相关的基本原则，并提供了一些实用的、经过验证的电源布线、电源旁路和接地技术，可有效提高RF设计的性能指标。考虑到实际设计中PLL杂散信号对于电源耦合、接地和滤波器元件的位置非常敏感，本文着重讨论了有关PLL杂散信号抑制的方法。为便于说明问题，本文以MAX2827 802.11a/g收发器的布局作为参考设计。图1：星型拓扑的Vcc布线。设计RF电路时，电源电路的设计和电路板布局常常被

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：358400
    • 提供者：weixin_38751537

  1. PCB设计过程中需要考虑的因素

  2. 千兆位级串行I/O技术有着极其出色的优越性能，但这些优越的性能是需要条件来保证的，即的信号完整性。例如，有个供应商说，他们次试图将高速、千兆位级串行设计用于某种特定应用时，失败率为90%。为了提高成功率，我们可能需要进行模拟仿真，并采用更复杂的新型旁路电路。Spartan-6 FPGA的GTP工作性能取决于PCB的信号完整性，PCB设计过程中需要考虑到以下因素：板的叠层结构，元器件的布局，信号走线。电源与叠层针对Spartan-6 FPGA的GTP transceiver，叠层可以分为两组，电源

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：188416
    • 提供者：weixin_38639089

  1. 千兆位设备PCB的信号完整性设计

  2. 本文主要讨论在千兆位数据传输中需考虑的信号完整性设计问题，同时介绍应用PCB设计工具解决这些问题的方法，如趋肤效应和介质损耗、过孔和连接器的影响、差分信号及布线考虑、电源分配及EMI控制等。 　　通讯与计算机技术的高速发展使得高速PCB设计进入了千兆位领域，新的高速器件应用使得如此高的速率在背板和单板上的长距离传输成为可能，但与此同时，PCB设计中的信号完整性问题(SI)、电源完整性以及电磁兼容方面的问题也更加突出。 　　信号完整性是指信号在信号线上传输的质量，主要问题包括反射、振荡、时序、

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：150528
    • 提供者：weixin_38640830

  1. 针对FPGA的GTP信号 PCB设计过程中需要考虑到以下因素

  2. 千兆位级串行I/O技术有着极其出色的优越性能，但这些优越的性能是需要条件来保证的，即的信号完整性。例如，有个供应商说，他们次试图将高速、千兆位级串行设计用于某种特定应用时，失败率为90%。为了提高成功率，我们可能需要进行模拟仿真，并采用更复杂的新型旁路电路。 　 　　Spartan-6 FPGA的GTP工作性能取决于PCB的信号完整性，PCB设计过程中需要考虑到以下因素：板的叠层结构，元器件的布局，信号走线。 　　电源与叠层 　　针对Spartan-6 FPGA的GT

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：176128
    • 提供者：weixin_38707192

  1. PCB叠层设计需要注意这8件事

  2. 在设计PCB（印制电路板）时，需要考虑的一个基本的问题就是实现电路要求的功能需要多少个布线层、接地平面和电源平面，而印制电路板的布线层、接地平面和电源平面的层数的确定与电路功能、信号完整性、EMI、EMC、制造成本等要求有关。对于大多数的设计，PCB的性能要求、目标成本、制造技术和系统的复杂程度等因素存在许多相互冲突的要求，PCB的叠层设计通常是在考虑各方面的因素后折中决定的。高速数字电路和射须电路通常采用多层板设计。 　　下面列出了层叠设计要注意的8个原则： 　　1.分层 　　在多层PC

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：74752
    • 提供者：weixin_38723242

  1. PCB的SI设计：DDR2、DDR3应该是这样的

  2. 本文章主要涉及到对DDR2和DDR3在设计印制线路板（PCB）时，考虑信号完整性和电源完整性的设计事项，这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB层数，特别是4层板的情况下的相关技术，其中一些设计方法在以前已经成熟的使用过。 　　1. 介绍 　　目前，比较普遍使用中的DDR2的速度已经高达800 Mbps，甚至更高的速度，如1066 Mbps，而DDR3的速度已经高达1600 Mbps。对于如此高的速度，从PCB的设计角度来讲，要做到严格的时序匹配，以满足波形的完整性，这里

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：841728
    • 提供者：weixin_38688097

  1. 针对DDR2-800和DDR3的PCB信号完整性设计

  2. 本文章主要涉及到对DDR2和DDR3在设计印制线路板（PCB）时，考虑信号完整性和电源完整性的设计事项，这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB层数，特别是4层板的情况下的相关技术，其中一些设计方法在以前已经成熟的使用过。 　　1. 介绍 　　目前，比较普遍使用中的DDR2的速度已经高达800 Mbps，甚至更高的速度，如1066 Mbps，而DDR3的速度已经高达1600 Mbps。对于如此高的速度，从PCB的设计角度来讲，要做到严格的时序匹配，以满足波形的完整性，这里

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：1048576
    • 提供者：weixin_38526612

  1. DDR2和DDR3的PCB信号完整性设计

  2. 作为电子与通信工程及其相关的资料。对于那些从事软硬件开发、集成电路设计、系统设计的工程技术人员来说也是一本很好的文章。 　　它主要涉及到对DDR2和DDR3在设计印制线路板(PCB)时，考虑信号完整性和电源完整性的设计事项，这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB层数，特别是4层板的情况下的相关技术，其中一些设计方法在以前已经成熟的使用过。 　　1. 介绍 　　目前，比较普遍使用中的DDR2的速度已经高达800 Mbps，甚至更高的速度，如1066 Mbps，而DDR3

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：486400
    • 提供者：weixin_38699593