您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 高速PCB设计指南(1-6)

  2. 1 电源、地线的处理 既使在整个PCB 板中的布线完成得都很好,但由于电源、 地线的考虑不周到而引起的干 扰,会使产品的性能下降,有时甚至影响到产品的成功率。所以对电、 地线的布线要认真 对待,把电、地线所产生的噪音干扰降到最低限度,以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因, 现只对降低式抑制噪音作以表述: (1)、众所周知的是在电源、地线之间加上去耦电容。 (2)、尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>
  3. 所属分类:专业指导

    • 发布日期:2009-06-15
    • 文件大小:403456
    • 提供者:x0112895
  1. pcb设计,全资料

  2. PCB测试点制作,PCB抄板,PCB地线设计,PCB电源去耦设计指南,PCB电源线设计 ,PCB定位孔设计,PCB降低噪声和电磁干扰,PCB散热设计,PCB设计与制作,PCB走线,PCB走线注意事项,信号完整性分析。资料量大
  3. 所属分类:软件测试

    • 发布日期:2016-01-12
    • 文件大小:51380224
    • 提供者:u012507643
  1. DDR2Layout指导手册

  2. DDR2Layout指导手册 DDR布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨DDR布线规则,有很多同行故弄玄虚,把DDR布线说得很难,我在这里要反其道而行之,讲一讲DDR布线最简规则与过程。 如果不是特别说明,每个步骤中的方法同时适用于DDR1,DDR2和DDR3。PCB设计软件以Cadence Allgro 16.3为例。 第一步,确定拓补结构(仅在多片DDR芯片时有用) 首先要确定DDR的拓补结构,一句话,DDR1/2采用星形结构,DDR3
  3. 所属分类:硬件开发

    • 发布日期:2018-04-20
    • 文件大小:2097152
    • 提供者:fanpeng314
  1. 华为EMC资料.PDF

  2. 华为的关于EMC设计的总结和推广,供一些硬件工程师做设计时参考。内部公开 斗为不PCB的EMC设计指的 EMCPCBOOO1 修订记录 日期 修订版本描述 作者 2000/09/01100 初稿完成 EMC特别工作小组 2000-09-0)1 版权所有,侵权必究 第2页,共94页 内部公开 斗为不PCB的EMC设计指的 EMCPCBOOO1 目录 前言 8 第一部分布局 10 1,层的设置 0 1.1合理的层数 10 1.1.1Vcc、GND的层数 .,,,,,,,,,10 1.1.2信号层数
  3. 所属分类:硬件开发

    • 发布日期:2019-07-28
    • 文件大小:2097152
    • 提供者:zmmcoco
  1. CYAPIUSB3.0开发文档IFLABS

  2. CYPRESS USB3.0介绍 。I FLabs USB3.0核心板开发手册 1.3.4USB3.0 46 1.3.5其他USB规范 47 1.4USB规范概览. 49 1.5USB总线结构… 1.5.1USB主机 ···.·*········**······.··4··.··..······中····· 50 1.52USB电缆 50 1.5.3USB设备 申·中;·申中;·中申中申·申中中中;申申中申中申中申中申申p·申中,·中申申申中申申中申申申申 51 1.6USB总线特点….52 1
  3. 所属分类:QT

  1. PCB电源去耦设计指南

  2. PCB电源去耦设计指南PCB电源去耦设计指南PCB电源去耦设计指南
  3. 所属分类:专业指导

    • 发布日期:2010-09-13
    • 文件大小:98304
    • 提供者:seekjob2010