点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - Quartus_II
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
硬件语言仿真相关工具资料
FPGA设计及QUARTUS_II教程 QuartusII(基于CPLD)教程 quartusII实用例子 Quartus教程 QuatusII(基于VHDL)教程 使用QuartusII开发FPGA(English) 《EDA技术及其应用》
所属分类:
硬件开发
发布日期:2009-10-25
文件大小:11534336
提供者:
tbyll
官方教程-中文版.pdf
Quartus_II官方教程-中文版.pdf 硬件开发语言 vhdl
所属分类:
硬件开发
发布日期:2011-10-22
文件大小:7340032
提供者:
yl002603
EDA实验指导书
EDA实验指导书Quartus_II的用法
所属分类:
专业指导
发布日期:2008-05-22
文件大小:1048576
提供者:
my3105002802
qsii_12.0sp2_Crack
经过本人验证的,绝对可用quartus_ii_12.0sp2破解器:注意,这是安装升级包之后的破解器,如果没升级可用我的另一个资源。
所属分类:
硬件开发
发布日期:2012-12-18
文件大小:27648
提供者:
zhuyujian321
FPGA设计手册
随着可编程逻辑器件应用的日益广泛,许多IC制造厂家涉足PLD/FPGA领域。目 前世界上有十几家生产CPLD/FPGA的公司,最大的三家是:Altera,Xilinx,Lattice, 其中Altera和Xilinx占有了60%以上的市场份额。
所属分类:
硬件开发
发布日期:2015-04-09
文件大小:6291456
提供者:
qq_20920739
OPNET通信仿真开发手册
opnet网络仿真软件,测试网络性能参数等,详细开发手册
所属分类:
网络管理
发布日期:2015-07-09
文件大小:15728640
提供者:
u013167809
Altera USB Blaster Driver(WinXP/Win7)
Quartus_II 11.0中提取的usb-blaster驱动程序,支持32位及64位操作系统。 USB Blaster driver支持Windows 2000, XP, Server 2003, Vista32/64位操作系统。 驱动文件: usbblstr.sys usbblstrui.dll usbblstrlang.dll usbblstr32.dll license.txt usbblstr.inf usbblstr.cat
所属分类:
硬件开发
发布日期:2017-04-26
文件大小:563200
提供者:
leonxchen
Verilog数字系统课程设计 出租车计价器
使用Verilog硬件描述语言编写的出租车计价器,编写环境为Quartus ii 9.0,硬件平台为Cyclone EP1C6Q240C8. 实现主要功能如下: -输入时钟为系统晶振50Mhz. -两个开关分别控制:开始/停止计费,出租车行进中/停止等待 -一个开关控制所有数据的复位 -两个开关组合控制显示4种数据:当前计价(单位:元,精确到角)/当前行进总距离(单位:千米,精确到10m)/当前等待时间(单位:分,精确到分)/起步价内行进距离(单位:千米,精确到10m,详见计费规则) -计费规
所属分类:
硬件开发
发布日期:2018-09-14
文件大小:3145728
提供者:
jych101
Verilog HDL实现单精度浮点乘法器
舍入过程中可以使用直接choping和就近舍入,考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。已通过Quartus_ii\Modelsim的联合仿真。
所属分类:
教育
发布日期:2020-12-09
文件大小:7340032
提供者:
qq_41912710