注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. risc_cpu设计代码及测试文件完整版

  2. RISC即精简指令集计算机（Reduced Instruction Set Computer）的缩写； 这个cpu主要包括一下7个子模块: （1）时钟发生器； （2）指令寄存器； （3）累加器； （4）RISC_CPU算术逻辑运算单元； （5）数据控制器； （6）程序计数器； （7）地址多路器。

  3. 所属分类：硬件开发

    • 发布日期：2009-06-27
    • 文件大小：10240
    • 提供者：nnwangyu

  1. risc_cpu项目设计答辩ppt

  2. 这个CPU是一个简化的专门为教学目的而设计的RISC_CPU。在设计中我们不但关心CPU总体设计的合理性，而且还使得构成这个RISC_CPU的每一个模块不仅是可仿真的也都是可以综合成门级网表。因而从物理意义上讲，这也是一个能真正通过具体逻辑电路结构而实现的CPU

  3. 所属分类：嵌入式

    • 发布日期：2009-06-27
    • 文件大小：2097152
    • 提供者：nnwangyu

  1. RISC_CPU 代码加测试

  2. 基于 RISC CPU 简易设计 有完整的代码和仿真 在ep1c20400f 开发板上实际验证 结果正确

  3. 所属分类：嵌入式

    • 发布日期：2009-08-04
    • 文件大小：87040
    • 提供者：chiclee

  1. 简化CPU设计（可综合的）高级数字电路设计

  2. 简化RISC_CPU设计，对 数字电路设计有很大的提高，锻炼编写代码能力，和设计电路能力。

  3. 所属分类：专业指导

    • 发布日期：2010-04-28
    • 文件大小：704512
    • 提供者：woshizhb

  1. 一个从opencore上下载的迷你risc_cpu的源代码

  2. 一个从opencore上下载的迷你risc_cpu的源代码，应该不错，比较适合初学risc_cpu的，可以通过这个例子初步学习risc_cpu，在FPGA上实现，并仿真。

  3. 所属分类：嵌入式

    • 发布日期：2010-06-11
    • 文件大小：622592
    • 提供者：wkp51f

  1. 基于FPGA的RISC_CPU的设计与实现

  2. 本课题首先对集成电路的发展进行概述，分析国内外CPU系统的现状和发展趋势。其次，理解RISC_CPU的基本概念，将其与一般的CPU进行了结构和性能上的比较，得出RISC_CPU不仅只是简化了指令系统，而且还通过简化指令系统使计算机的结构更加简单合理，从而提高了运算速度。最后，运用仿真设计软件ISE 10.1设计一个简化的RISC_CPU，并对其各模块及顶层模块的结构和功能进行综合仿真，最终利用FPGA实现一个RISC_CPU。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-13
    • 文件大小：2097152
    • 提供者：owenwjj

  1. CPU设计简介（Verilog_HDL）

  2. 介绍了一个教学用的RISC_CPU设计过程，希望对初学者有所帮助

  3. 所属分类：硬件开发

    • 发布日期：2011-03-23
    • 文件大小：557056
    • 提供者：DarKabc

  1. risc——cpu源代码

  2. vERILOG初学者很好的例子大家想学习自己做个CPU 就下下学习

  3. 所属分类：硬件开发

    • 发布日期：2011-10-22
    • 文件大小：622592
    • 提供者：liyunguo158

  1. risc_cpu verilog

  2. risc cpu 的verilog实现 可用modelsim仿真

  3. 所属分类：硬件开发

    • 发布日期：2012-04-22
    • 文件大小：9216
    • 提供者：hdchenjian

  1. 简化的RISC_CPU设计

  2. 片上系统（soc）简化的RISC_CPU设计

  3. 所属分类：嵌入式

    • 发布日期：2012-04-24
    • 文件大小：782336
    • 提供者：leo_123qi

  1. Verilog代码RISC_CPU

  2. Verilog FPGA RISC CUP

  3. 所属分类：嵌入式

    • 发布日期：2012-11-16
    • 文件大小：78848
    • 提供者：ifeng1236

  1. 可综合的verilog编写的RISC_CPU设计

  2. 一个简单的用verilog语言描述的RISC_CPU的例子，这个例子结构简单，对于初学者很有用

  3. 所属分类：嵌入式

    • 发布日期：2012-11-29
    • 文件大小：694272
    • 提供者：vianpeng

  1. 夏宇闻_RISC_CPU之modelsim实现

  2. 经验证过的夏宇闻老师的verilog数字系统设计教程的RISC_CPU代码，使用的modelsim建立的工程，试验仿真成功

  3. 所属分类：硬件开发

    • 发布日期：2014-03-17
    • 文件大小：97280
    • 提供者：smilencezq

  1. 夏宇闻_RISC_CPU的modelsim实现

  2. 夏宇闻_RISC_CPU的modelsim实现，源代码经验证成功。

  3. 所属分类：硬件开发

    • 发布日期：2014-03-17
    • 文件大小：97280
    • 提供者：smilencezq

  1. RISC_CPU工程 verilog实现

  2. 基于FPGA的16位RISC_CPU设计__源自曹晓亮的博客

  3. 所属分类：嵌入式

    • 发布日期：2015-11-12
    • 文件大小：1048576
    • 提供者：qq_18648569

  1. RISC_CPU完整代码

  2. 基于FPGA的嵌入式CPU开发，verilog编写，完全仿真可用

  3. 所属分类：硬件开发

    • 发布日期：2017-11-30
    • 文件大小：2097152
    • 提供者：tjpu_wu

  1. RISC_CPU modelsim代码

  2. 夏宇闻老师的Verilog书，CPU一章的RISC_CPU。平台：modelsim 6.4。实测可使用，无Error。

  3. 所属分类：硬件开发

    • 发布日期：2019-01-11
    • 文件大小：10240
    • 提供者：qq_34011010

  1. RISC_CPU 源代码和测试代码

  2. 这是RISC_CPU　的源代码和测试代码，供大家学习和交流使用

  3. 所属分类：专业指导

    • 发布日期：2019-09-06
    • 文件大小：17408
    • 提供者：drjiachen

  1. 零基础学FPGA（十四）精简指令集RISC_CPU设计精讲

  2. 本文带领学习的是精简指令集RISC_CPU设计。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：81920
    • 提供者：weixin_38576229

  1. 嵌入式系统/ARM技术中的8位RISC_CPU可测性设计

  2. 摘要：本文介绍了一款RISC_CPU的可测性设计,为了提高芯片的可测性,采用了扫描设计和存储器内建自测试,这些技术的使用为该芯片提供了方便可靠的测试方案。 　　1 引言 　　随着IC设计方法与工艺技术的不断进步，集成电路结构和功能日益复杂，测试问题成为必 须考虑的关键问题，测试成本作为整个IC产品成本的主要组成部分，也受到了极大的重视。由 于国内自动测试设备（Automatic Testing Equipment）主要依赖进口，价格昂贵，测试图形产生， 特别是测试量产过程的花费（例如测试时间

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：189440
    • 提供者：weixin_38596413
« 12 »