注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. SystemVerilog 语言简介.pdf

  2. SystemVerilog 语言简介.pdf SystemVerilog 语言简介.pdf SystemVerilog 语言简介.pdfSystemVerilog 语言简介.pdfSystemVerilog 语言简介.pdf

  3. 所属分类：C/C++

    • 发布日期：2008-10-28
    • 文件大小：131072
    • 提供者：q042096

  1. SystemVerilog语言简介

  2. SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。SystemVerilog由Accellera开发，它主要定位在芯片的实现和验证流程上，并为系统级的设计流程提供了强大的连接能力。

  3. 所属分类：硬件开发

    • 发布日期：2015-01-06
    • 文件大小：92160
    • 提供者：qq_22197429

  1. SystemVerilog语言简介

  2. SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。

  3. 所属分类：讲义

    • 发布日期：2016-06-02
    • 文件大小：115712
    • 提供者：a95586

  1. SystemVerilog语言简介(DOC 26).rar

  2. SystemVerilog语言简介(DOC 26).rar

  3. 所属分类：硬件开发

    • 发布日期：2019-08-25
    • 文件大小：29696
    • 提供者：drjiachen

  1. SystemVerilog语言简介

  2. SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：22528
    • 提供者：weixin_38632247

  1. SystemVerilog语言简介(四)

  2. 23. 动态过程 Verilog通过使用fork-jion提供了一种静态的并发过程。每一个分支都是一个分离的、并行的过程。fork-jion中任何语句的执行必须在组内的每一个过程完成后才会执行。例如： initial begin fork send_packet_task (1, 255, 0); send_packet_task (7, 128, 5); watch_result_task (1, 255, 0); watch_result_task (7,

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：67584
    • 提供者：weixin_38655878

  1. SystemVerilog语言简介(三)

  2. 15. 强制类型转换 Verilog不能将一个值强制转换成不同的数据类型。SystemVerilog通过使用'操作符提供了数据类型的强制转换功能。这种强制转换可以转换成任意类型，包括用户定义的类型。例如： int' (2.0 * 3.0) // 将结果转换为int类型 mytype' (foo) // 将foo转换为mytype类型 一个值还可以通过在强制转换操作符前指定一个10进制数来转换成不同的向量宽度，例如： 17' (x - 2) // 将结果转换为17位宽度

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：78848
    • 提供者：weixin_38668160

  1. SystemVerilog语言简介(二)

  2. 6. 用户定义的类型 Verilog不允许用户定义新的数据类型。SystemVerilog通过使用typedef提供了一种方法来定义新的数据类型，这一点与C语言类似。用户定义的类型可以与其它数据类型一样地使用在声明当中。例如： typedef unsigned int uint; uint a, b; 一个用户定义的数据类型可以在它的定义之前使用，只要它首先在空的typedef中说明，例如： typedef int48; // 空的typedef，在其他地方

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：64512
    • 提供者：weixin_38639872

  1. SystemVerilog语言简介(一)

  2. SystemVerilog语言简介(一) 1. 接口（Interface） Verilog模块之间的连接是通过模块端口进行的。为了给组成设计的各个模块定义端口，我们必须对期望的硬件设计有一个详细的认识。不幸的是，在设计的早期，我们很难把握设计的细节。而且，一旦模块的端口定义完成后，我们也很难改变端口的配置。另外，一个设计中的许多模块往往具有相同的端口定义，在Verilog中，我们必须在每个模块中进行相同的定义，这为我们增加了无谓的工作量。 SystemVerilog提供了一个新的、高层

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：81920
    • 提供者：weixin_38691199

  1. 【SystemVerilog】路科验证V2学习笔记（全600页）.pdf

  2. SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下： 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2 过程块和方法 27 initial和always 30 function逻辑电路 33 task时序电路 35 动态 静态变量 39 1.3 设计例化和连

  3. 所属分类：其它

    • 发布日期：2021-02-25
    • 文件大小：49540865
    • 提供者：weixin_44857476