注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL硬件描述语言.rar

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-09-15
    • 文件大小：3145728
    • 提供者：wsedwsed

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. VHDL实用教程，硬件描述语言

  2. 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA...............................................................................................................1

  3. 所属分类：硬件开发

    • 发布日期：2010-07-14
    • 文件大小：4194304
    • 提供者：angus36

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8388608
    • 提供者：sundyqt

  1. VHDL 应用教程

  2. 学习VHDL的入门书籍 目录 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA.................................................................................................

  3. 所属分类：专业指导

    • 发布日期：2013-02-25
    • 文件大小：4194304
    • 提供者：trondai

  1. Verilog HDL 硬件描述语言（实用版）

  2. Verilog HDL 硬件描述语言 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编

  3. 所属分类：硬件开发

    • 发布日期：2013-07-02
    • 文件大小：4194304
    • 提供者：shappy97

  1. EDA/PLD中的EDA的参数可设置兆功能块实现法

  2. 参数可设置兆功能块实现法就是设计者可以根据实际电路的设计需要，选择LPM（Library of Parameterized Modue1s，参数可设置模块库，简称LPM）库中的适当模块，并为其设定适当的参数以满足自己设计需要的一种实现方法。作为EDIF标准的一部分，LPM形式得到了EDA工具的良好支持，LPM中功能模块的内容很丰富。 　　在EDA的设计中，以图形或硬件描述语言模块形式调用兆功能块进行设计，使得基于EDA技术的电子设计能够有效地利用其他优秀电子工程技术人员的硬件设计成果，更使得设

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：30720
    • 提供者：weixin_38598613

  1. EDA/PLD中的VHDL文本调用方式

  2. 首先进入MAX＋plus II兆功能块定制管理器（如图1所示），并选择生成或修改一个定制的兆功能块（如图2所示）；其次选择定制的功能块名称LPM_FIFO，输出文件的格式VHDL，输出文件的路径及文件名等（如图3所示）；接着进行数据参数选择（如图4所示）、端口设置选择（如图5所示）、数据输出控制选择（如图6所示）、优化方式选择（如图7所示）等；最后单击“Finish”即完成了MYFIFO.vIm的定制（如图8所示)。 　　图1  进入兆功能块定制管理器 　　图2  生成或修改一个定制

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：676864
    • 提供者：weixin_38626858

  1. VHDL文本调用方式

  2. 首先进入MAX＋plus II兆功能块定制管理器（如图1所示），并选择生成或修改一个定制的兆功能块（如图2所示）；其次选择定制的功能块名称LPM_FIFO，输出文件的格式VHDL，输出文件的路径及文件名等（如图3所示）；接着进行数据参数选择（如图4所示）、端口设置选择（如图5所示）、数据输出控制选择（如图6所示）、优化方式选择（如图7所示）等；单击“Finish”即完成了MYFIFO.vIm的定制（如图8所示)。 　　图1  进入兆功能块定制管理器 　　图2  生成或修改一个定制的兆

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：1048576
    • 提供者：weixin_38711369

  1. EDA的参数可设置兆功能块实现法

  2. 参数可设置兆功能块实现法就是设计者可以根据实际电路的设计需要，选择LPM（Library of Parameterized Modue1s，参数可设置模块库，简称LPM）库中的适当模块，并为其设定适当的参数以满足自己设计需要的一种实现方法。作为EDIF标准的一部分，LPM形式得到了EDA工具的良好支持，LPM中功能模块的内容很丰富。 　　在EDA的设计中，以图形或硬件描述语言模块形式调用兆功能块进行设计，使得基于EDA技术的电子设计能够有效地利用其他电子工程技术人员的硬件设计成果，更使得设计效

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：29696
    • 提供者：weixin_38502915