注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL程序设计与实践--云创工作室编著

  2. 有点大，分为两部分（上和下），还有一个超星阅读器 第1章　EDA设计与Verilog　HDL语言概述 　　1.1　EDA设计概述 　　1.1.1　EDA技术简介 　　1.1.2　EDA与传统电子系统设计方法 　　1.1.3　可编程逻辑器件对EDA技术的要求 　　1.2　Verilog　HDL语言简介 　　1.2.1　硬件描述语言说明 　　1.2.2　Verilog　HDL语言的历史 　　1.2.3　Verilog　HDL语言的能力 　　1.2.4　Verilog　HDL和VHDL语言的比较 　

  3. 所属分类：嵌入式

    • 发布日期：2009-08-04
    • 文件大小：14680064
    • 提供者：kygreen

  1. Verilog黄金参考指南

  2. 序言 Verilog 黄金参考指南是Verilog 硬件描述语言及其语法语义合并以及将它应用到硬件设计的一个 简明的快速参考指南 Verilog 黄金参考指南并不是要代替IEEE 的标准Verilog 语言参考手册它不像IEEE 的标准手册提供 了Verilog 完整正式的描述相反黄金参考指南以一种方便的参考格式解答了在Verilog 的实践应用过 程中经常遇到的问题 Verilog 黄金参考指南也不想成为介绍性的指南这里所提出的信息是一种扼要的参考格式而不是学 习像Verilog 这种复杂的

  3. 所属分类：专业指导

    • 发布日期：2010-10-31
    • 文件大小：523264
    • 提供者：ppabcdqq

  1. 硬件描述语言 Verilog

  2. Verilo 硬件描述语言 Verilog HDL 基本语法 Verilog HDL 硬件语义 Verilog经典教程(夏雨闻 verilog黄金参考指南中文版

  3. 所属分类：硬件开发

    • 发布日期：2011-03-21
    • 文件大小：7340032
    • 提供者：kingsonn

  1. 华为verilo教程g

  2. 华为硬件描述语言verilog基础教程,

  3. 所属分类：硬件开发

    • 发布日期：2011-08-05
    • 文件大小：299008
    • 提供者：gao_jun_jun

  1. 基于DSP Builder 的16 阶FIR 滤波器实现

  2. 现场可编程门阵列( FPGA) 器件广泛用于数字信号处理领域, 而使用VH DL 或Verilo gH DL 语言进行设计的难 度较大。

  3. 所属分类：其它

  1. verilo很全的

  2. Verilog HDL是一种硬件描述语言（HDL:Hardware Discr iption Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。co

  3. 所属分类：嵌入式

    • 发布日期：2013-04-03
    • 文件大小：4194304
    • 提供者：sjzsjq123

  1. Xilinx fpga 设计培训中文教程-2.

  2. 先验知识 • HDL基础 知 识(VHDL或Verilo g) • 数字设计知识和经验

  3. 所属分类：嵌入式

    • 发布日期：2014-09-16
    • 文件大小：585728
    • 提供者：h_r123456

  1. Xilinx fpga 设计培训中文教程-3

  2. 先验知识 • HDL基础 知 识(VHDL或Verilo g) • 数字设计知识和经验

  3. 所属分类：Android

    • 发布日期：2014-09-16
    • 文件大小：661504
    • 提供者：h_r123456

  1. verilog语言的UART串口232通讯代码

  2. 用verilo编写的RS232串口通信的通信代码，不是ip核，是通信时序，较简单，但比较明了，也可以使用

  3. 所属分类：硬件开发

    • 发布日期：2015-03-10
    • 文件大小：2048
    • 提供者：olixiango

  1. verilog 语言快速入门，维基百科介绍

  2. 由维基百科生成，简单，明了，适合verilog的快速入门。

  3. 所属分类：硬件开发

    • 发布日期：2018-04-10
    • 文件大小：458752
    • 提供者：qq_37930244

  1. IEEE Verilog 国际规范标准

  2. 从学校图书馆外文期刊下的Verilog的国际标准。非常详细，是英文版的。

  3. 所属分类：硬件开发

    • 发布日期：2018-10-11
    • 文件大小：3145728
    • 提供者：weixin_41419540

  1. w5500 TCP/IP协议栈 FPGA源码

  2. w5500 TCP/IP协议栈 FPGA源码 verilog 开发

  3. 所属分类：硬件开发

    • 发布日期：2018-10-16
    • 文件大小：7168
    • 提供者：kdfeifeng

  1. verilog 语言综合问题研究

  2. 通过研究代码风格对综合结果的影响以及DC综合器的综合约束条件模型，设计者不仅可通过选择合理的Verilog语言风格来优化综合结果

  3. 所属分类：电信

    • 发布日期：2018-11-12
    • 文件大小：113664
    • 提供者：weixin_43679376

  1. Verilog+HDL+综合实用教程.pdf

  2. 本章介绍Verilog HDL语言的发展历史和它的主要能力。 1.1 什么是Verilog HDL？ Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都

  3. 所属分类：硬件开发

    • 发布日期：2019-05-23
    • 文件大小：3145728
    • 提供者：drjiachen

  1. FPGA设计中的编程技巧

  2. FPGA设计中的编程技巧 熊海东，黄超昔，邵宇丰 (重庆邮电学院通信与信息工程学院 重庆) 随着电子技术的发展，芯片的复杂程度越来越高，人们对数万门乃至数百万门电路设计的需求也越来越多；采用硬件描述语言HDL的设计方式应运而生，而在利用硬件描述语言HDL进行FPGA设计时，高效

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：53248
    • 提供者：weixin_38502292

  1. Verilog HDL 语言概述

  2. Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL 语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行。 Verilog HDL 语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因此，用这种语言编写的模型能够使用Verilog 仿真器进行验证。语言从C 编程语言中继承了多种操作

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：36864
    • 提供者：weixin_38600253

  1. 单片机与DSP中的单片机软硬件联合仿真解决方案

  2. 摘要：本文介绍一种嵌入式系统仿真方法，通过一种特殊设计的指令集仿真器ISS将软件调试器软件Keil uVision2和硬件语言仿真器软件Modelsim连接起来，实现了软件和硬件的同步仿真。     关键词：BFM，TCL，Verilog，Vhdl，PLI，Modelsim，Keil uVision2，ISS，TFTP，HTTP，虚拟网卡，Sniffer，SMART MEDIA，DMA，MAC，SRAM，CPLD 缩略词解释： BFM：总线功能模块。在HDL硬件语言仿真中，BFM完成抽象描

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：162816
    • 提供者：weixin_38595606

  1. 基于Verilog HDL描述的10M/100Mbps        以太网卡设计模块的测试方案

  2.  【摘 要】利用Verilog语言的特点，搭建测试平台,能够灵活地验证设计模块。本文提出了一种有效进行功能验证的方法，从而保证芯片在功能上的有效性和正确性。   1引言   Verilog语言为数字系统设计人员提供了一种在广泛抽象层次上描述数字系统的方式，同时，为计算机辅助设计工具在工程设计中的应用提供了方法。该语言支持早期的行为结构设计概念，以及其后层次化结构设计的实现。在设计过程中，进行逻辑结构部分设计时可以将行为结构和层次化结构混合起来。为确认正确性可以将描述进行模拟，也提供一些用于自动设

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：162816
    • 提供者：weixin_38635166

  1. 基于FPGA的小数分频器的实现

  2. 摘　要：介绍了一种基于FPGA的双模前置小数分频器的分频原理及电路设计，并用VerilogHDL编程，在ModelSimSE平台下实现分频器的仿真，并用Xilinx公司的芯片Spartan3来实现。　　关键词：小数分频器；频率合成；FPGA;VerilogHDL　　频率合成技术是现代通讯系统的重要组成部分，他将一个高稳定和高准确度的基准频率，经过四则运算，产生同样稳定度和基准度的频率。分频器是集成电路中最基础也是最常用的电路。整数分频器的实现比较简单，可采用标准的计数器或可编程逻辑器件设计实现。

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：166912
    • 提供者：weixin_38705004