注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VerilogHDL教程

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-08-30
    • 文件大小：3145728
    • 提供者：icomechang

  1. VerilogHDL硬件描述语言

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-04-14
    • 文件大小：4194304
    • 提供者：yangxujunboy

  1. Verilog HDL硬件描述语言教程

  2. 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15

  3. 所属分类：C++

    • 发布日期：2010-05-08
    • 文件大小：3145728
    • 提供者：youyouyike

  1. 中文版Verilog HDL简明教程-4

  2. 本章讲述在Verilog HDL中编写表达式的基础。表达式由操作数和操作符组成。表达式可以在出现数值的任何地方使用。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：97280
    • 提供者：weixin_38735570

  1. Verilog HDL 按位逻辑运算符

  2. 按位运算符有：?~（一元非）：（相当于非门运算）?&（二元与）：（相当于与门运算）?（二元或）：（相当于或门运算）?^（二元异或）：（相当于异或门运算）?~ ^, ^ ~ （二元异或非即同或）：（相当于同或门运算）这些操作符在输入操作数的对应位上按位操作，并产生向量结果。下表显示对于不同按位逻辑运算符按位操作的结果： 图7 按位逻辑运算符真值表例如，假定, 2004-08-16 版权所有，侵权必究第24页，共41页 绝密Verilog HDL 入门教程请输入文档编号 A = 'b0110;B =

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：27648
    • 提供者：weixin_38621897

  1. EDA/PLD中的Verilog HDL算术运算符

  2. 4.6.1 算术运算符在常用的算术运算符主要是：加法（二元运算符）：“+”； 减法（二元运算符）：“-”； 乘法（二元运算符）：“*”； 在算术运算符的使用中，注意如下两个问题： 1. 算术操作结果的位数长度算术表达式结果的长度由最长的操作数决定。在赋值语句下，算术操作结果的长度由操作符左端目标长度决定。考虑如下实例： reg [3:0] Arc, Bar, Crt; reg [5:0] Frx; . . . Arc = Bar + Crt; Frx = Bar + Crt; 第一个加

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：40960
    • 提供者：weixin_38711643

  1. Verilog HDL操作数

  2. 操作数可以是以下类型中的一种：　　1) 常数　　2) 参数　　3) 线网　　4) 寄存器　　5) 位选择　　6) 部分选择　　　7) 存储器单元　　8) 函数调用4.1.1 常数　　前面的章节已讲述了如何书写常量。下面是一些实例。256,7 //非定长的十进制数。4'b10_11, 8'h0A //定长的整型常量。'b1, 'hFBA //非定长的整数常量。90.00006 //实数型常量。"BOND" //串常量；每个字符作为8位ASCII值存储。　　表达式中的整数值可被解释为有符号数或无符号

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：49152
    • 提供者：weixin_38648800

  1. Verilog HDL无符号数和有符号数

  2. 执行算术操作和赋值时，注意哪些操作数为无符号数、哪些操作数为有符号数非常重要。无符号数存储在：* 线网* 一般寄存器* 基数格式表示形式的整数　　有符号数存储在：* 整数寄存器* 十进制形式的整数　　下面是一些赋值语句的实例：reg [0:5] Bar;integer Tab;. . .Bar = -4'd12; //寄存器变量Bar的十进制数为52，向量值为110100。Tab = -4'd12; //整数Tab的十进制数为-12，位形式为110100。-4'd12 / 4 //结果是1073

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：30720
    • 提供者：weixin_38687928

  1. EDA/PLD中的Verilog HDL相等关系操作符

  2. 相等关系操作符有:* = =（逻辑相等）* !=（逻辑不等）* = = =（全等）* != =（非全等）　　如果比较结果为假，则结果为0；否则结果为1。在全等比较中，值x和z严格按位比较。也就是说，不进行解释，并且结果一定可知。而在逻辑比较中，值x和z具有通常的意义，且结果可以不为x。也就是说，在逻辑比较中，如果两个操作数之一包含x或z，结果为未知的值（x）。　　如下例，假定：Data = 'b11x0;Addr = 'b11x0;那么：Data = = Addr不定，也就是说值为x，但：Dat

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：25600
    • 提供者：weixin_38552239

  1. EDA/PLD中的Verilog HDL逻辑操作符

  2. 逻辑操作符有:* && (逻辑与)* (逻辑或) * ！(逻辑非)　　这些操作符在逻辑值0或1上操作。逻辑操作的结构为0或1。例如, 假定: Crd = 'b0; //0为假Dgs = 'b1; //1为真那么:Crd && Dgs 结果为0 (假)Crd Dgs 结果为1 (真)！ Dgs 结果为0 (假)对于向量操作, 非0向量作为1处理。例如，假定:A_Bus = 'b0110;B_Bus = 'b0100;那么:A_Bus B_Bus 结果为1A_Bus && B_Bus 结果为

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：20480
    • 提供者：weixin_38698018

  1. EDA/PLD中的Verilog HDL移位操作符

  2. 移位操作符有:* > (右移)　　移位操作符左侧操作数移动右侧操作数表示的次数，它是一个逻辑移位。空闲位添0补位。如果右侧操作数的值为x或z, 移位操作的结果为x。假定:reg [0：7] Qreg；. . .Qreg = 4'b0111;那么:Qreg >> 2 是 8'b0000_0001　　Verilog HDL中没有指数操作符。但是，移位操作符可用于支持部分指数操作。例如，如果要计算ZNumBits的值，可以使用移位操作实现，例如:32'b1 18; 如果真, Gra

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：28672
    • 提供者：weixin_38739164

  1. EDA/PLD中的Verilog HDL数据流描述方式

  2. 用数据流描述方式对一个设计建模的最基本的机制就是使用连续赋值语句。在连续赋值语句中，某个值被指派给线网变量。 连续赋值语句的语法为:assign [delay] LHS_net = RHS_ expression;右边表达式使用的操作数无论何时发生变化, 右边表达式都重新计算, 并且在指定的时延后变化值被赋予左边表达式的线网变量。时延定义了右边表达式操作数变化与赋值给左边表达式之间的持续时间。如果没有定义时延值, 缺省时延为0。下面的例子显示了使用数据流描述方式对2-4解码器电路的建模的实例模型

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：43008
    • 提供者：weixin_38632488