您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. vhdl教程 挺好的资源

  2. vhdl学习资料,大家喜欢就看看吧VHDL培训教程 第一讲、VHDL简介及其结构 第二讲、VHDL中的对象、操作符、数据类型 第三讲、VHDL中的控制语句及模块 第四讲、状态机的设计VHDL培训教程 欢迎参加VHDL培训 浙江大学电子信息技术研究所 电子设计自动化(EDA)培训中心 编写:王勇 TEL:7951949或7951712 EMAIL:wangy@isee.zju.edu.cn第一讲、VHDL简介及其结构 • 通过本课的学习您可以了解以下几点 1、VHDL 的基本概念 2、VHDL的
  3. 所属分类:C

    • 发布日期:2008-10-27
    • 文件大小:490496
    • 提供者:ylw51100
  1. Verilog HDL 条件运算符

  2. 4.6.5 条件运算符条件操作符根据条件表达式的值选择表达式,形式如下:cond_expr ? expr1 : expr2 如果cond_expr 为真(即值为1 ),选择expr1 ;如果cond_expr 为假(值为0 ),选择expr2 。如果cond_expr 为x 或z ,结果将是按以下逻辑expr1 和expr2 按位操作的值: 0 与0 得0 ,1 与1 得1 ,其余情况为x 。 如下所示:wire [2:0] Student = Marks > 18 ? Grade_A
  3. 所属分类:其它

    • 发布日期:2020-12-09
    • 文件大小:22528
    • 提供者:weixin_38672940