注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 光耦应用全面介绍，绝对经典

  2. ─电子电路 2 目录7 　彩电电源元器件参数和代换手册　　　微型计算机接口技术原理及应用　　　微波电子线路　　　惠丰变频器　　　接口与通讯精品讲义　　　接口设计指南　　　数字万用表应用技巧　　　数字万用表电路图集　　　数字功放设计　　　数据手册PIC16C62B,72A　　　数码摄像机电路图　　　数码管驱动电路集　　　新编电气工程师手册　　　新编电气工程师手册2　　　新编电气工程师手册3　　　无刷直流电机控制器　　　无线电制作精汇　　　无铅化电子组装》博士演講文章　　　时钟信号差分ac耦合仿真

  3. 所属分类：硬件开发

    • 发布日期：2009-06-29
    • 文件大小：1048576
    • 提供者：melonbo

  1. Verilog HDL程序设计与实践--云创工作室编著

  2. 有点大，分为两部分（上和下），还有一个超星阅读器 第1章　EDA设计与Verilog　HDL语言概述 　　1.1　EDA设计概述 　　1.1.1　EDA技术简介 　　1.1.2　EDA与传统电子系统设计方法 　　1.1.3　可编程逻辑器件对EDA技术的要求 　　1.2　Verilog　HDL语言简介 　　1.2.1　硬件描述语言说明 　　1.2.2　Verilog　HDL语言的历史 　　1.2.3　Verilog　HDL语言的能力 　　1.2.4　Verilog　HDL和VHDL语言的比较 　

  3. 所属分类：嵌入式

    • 发布日期：2009-08-04
    • 文件大小：14680064
    • 提供者：kygreen

  1. VHDL语言简介 硬件描述语言：就是可以描述硬件电路的功能、信号的连接关系及定时关系语言。最常用的HDL是VHDL和VerilogHDL

  2. 一、VHDL的发展史 二、VHDL的基本语法 三、VHDL程序的基本结构 四、VHDL的基本描述语句 五、基本逻辑电路设计 六、VHDL仿真与综合

  3. 所属分类：嵌入式

    • 发布日期：2009-08-20
    • 文件大小：225280
    • 提供者：sfhgky

  1. VerilogHDL教程

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-08-30
    • 文件大小：3145728
    • 提供者：icomechang

  1. VerilogHDL简介 VerilogHDL教程 VerilogHDL实例

  2. VerilogHDL简介 VerilogHDL教程 VerilogHDL实例 里面包含了众多培训教程！

  3. 所属分类：专业指导

    • 发布日期：2009-10-06
    • 文件大小：1048576
    • 提供者：zxb210

  1. 基于FPGA的SOPC嵌入式系统设计与典型实例光盘实例2 DMA_UART-SDRAM

  2. 内容简介《基于FPGA的SOPC嵌入式系统设计与典型实例》全书通过核心技术与典型实例的形式，全面系统、深入浅出地介绍了基于FPGA的嵌入式SOPC系统设计技术与应用实例。全书共分14章，第1～3章简要介绍了FPGA硬件结构知识、VerilogHDL编程基础、FPGA常用开发工具，引导读者入门；第4～7章重点对嵌入式SOPC系统设计技术进行了细致阐述，内容包括：SOPC硬件系统开发、SOPC软件系统开发、Avalon总线规范、NiosII外围设备及其编程；第8～14章通过7个典型实例，对基于FP

  3. 所属分类：硬件开发

    • 发布日期：2010-03-11
    • 文件大小：10485760
    • 提供者：ayi711

  1. VerilogHDL硬件描述语言

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-04-14
    • 文件大小：4194304
    • 提供者：yangxujunboy

  1. Verilog HDL硬件描述语言教程

  2. 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15

  3. 所属分类：C++

    • 发布日期：2010-05-08
    • 文件大小：3145728
    • 提供者：youyouyike

  1. CPU设计简介CPU 设计 简介

  2. 在前面七章里我们已经学习了VerilogHDL的基本语法、简单组合逻辑和简单时序逻辑模块的编写、Top-Down设计方法、还学习了可综合风格的有限状态机的设计，其中EEPROM读写器的设计实质上是一个较复杂的嵌套的有限状态机的设计，它是根据我们完成的实际工程项目设计为教学目的改写而来的,可以说已是真实的设计。

  3. 所属分类：专业指导

    • 发布日期：2010-05-28
    • 文件大小：557056
    • 提供者：boytodance

  1. 数字系统设计与VerilogHDL课件PPT格式

  2. Verilog语言 FPGA简介 Quartus II简介

  3. 所属分类：硬件开发

    • 发布日期：2010-11-05
    • 文件大小：4194304
    • 提供者：k4kklong

  1. XilinxFPGA 删除了

  2. 《XilinxFPGA开发实用教程》系统讲述了XilinxFPGA的开发知识,包括FPGA开发简介、VerilogHDL语言基础、基于Xilinx芯片的HDL语言高级进阶、ISE开发环境使用指南、FPGA配置电路及软件操作、在线逻辑分析仪ChipScope的使用、基于FPGA的数字信号处理技术、基于SystemGenerator的DSP系统开发技术、基于FPGA的可编程嵌入式开发技术、基于FPGA的高速数据连接技术和时序分析原理以及时序分析器的使用11章内容，各章均以实例为基础，涵盖了FPGA

  3. 所属分类：硬件开发

    • 发布日期：2010-11-18
    • 文件大小：8388608
    • 提供者：wangqingyuan

  1. 夏宇闻Verilog教程.pdf

  2. Verilog 教程 第一章 数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 第五章 基本运算逻辑和它们的Verilog HDL模型 第六章 运算和数据流动控制逻辑 第七章 有限状态机和可综合风格的Verilog HDL 第八章 可综合的VerilogHDL设计实例 ---简化的RISC CPU设计简介--- 第九章 虚拟器件和虚拟接口模型 第十章 设计

  3. 所属分类：其它

    • 发布日期：2010-12-25
    • 文件大小：1048576
    • 提供者：fagon

  1. VerilogHDL设计实例-CPU设计

  2. 可综合的VerilogHDL设计实例--简化的RISC CPU设计简介

  3. 所属分类：硬件开发

    • 发布日期：2011-06-30
    • 文件大小：715776
    • 提供者：mokui_whut

  1. Verilog HDL中的组合逻辑设计方法

  2. 01 FPGA设计基础 02 FPGA设计入门 03 VerilogHDL基础 04 Verilog HDL中的组合逻辑设计方法 05 ModelSim软件使用方法和技巧 06 Sopc硬件系统 07 sopc软件系统 08 FPGA系统设计基础 09 从零开始设计FPGA最小系统一 核心电路 10 FPGA最小系统设计之二－外围电路 11 Verilog HDL语法一常用语句 12 Verilog HDL语法二任务与函数 13 Verilog HDL语法三有限状态机 14 QuartusII

  3. 所属分类：嵌入式

    • 发布日期：2011-08-14
    • 文件大小：6291456
    • 提供者：luoyeguigen511

  1. -简化的RISC CPU设计简介-

  2. VerilogHDL程序都是我们自己为教学目的而编写的，全部程序在CADENCE公司的LWB (Logic Work Bench)环境下和 Mentor 公司的ModelSim 环境下用Verilog语言进行了仿真, 通过了运行测试，并分别用Synergy和Synplify综合器针对不同的FPGA进行了综合。分别用Xilinx和Altera公司的的布局布线工具在Xilinx3098上和Altera Flex10K10实现了布线。 顺利通过综合前仿真、门级结构仿真以及布线后的门级仿真。这个 CP

  3. 所属分类：嵌入式

    • 发布日期：2014-10-31
    • 文件大小：716800
    • 提供者：baidu_22756945

  1. 第八章 可综合的VerilogHDL设计实例 --简化的RISC CPU设计简介--

  2. 前言 在前面七章里我们已经学习了VerilogHDL的基本语法、简单组合逻辑和简单时序逻辑模块的编写、 Top-Down设计方法、 还学习了可综合风格的有限状态机的设计， 其中EEPROM读写器的设计实质上是一 个较复杂的嵌套的有限状态机的设计，它是根据我们完成的实际工程项目设计为教学目的改写而来 的,可以说已是真实的设计 在豆丁上下载要10块软妹币！ csdn上也要5分。但，我认为知识是自由的，需要就拿走吧，免费！

  3. 所属分类：其它

    • 发布日期：2017-08-04
    • 文件大小：48
    • 提供者：qq_27365043

  1. Verilog HDL报告.docx

  2. 三个仿真实验简介如下： （1）键控LED 灯仿真，通过三位key控制八个灯的亮灭，key值为多少时，即对应位的灯亮。 （2）二分频模块，实现将已知时钟频率的一半赋值给另一个时钟，即周期变为原来的二倍即可。 （3）八位计数器模块，实现计数和复位功能；通过输入可以暂停计数，恢复之后可以接着上次数据继续计数。

  3. 所属分类：讲义

    • 发布日期：2020-06-03
    • 文件大小：1048576
    • 提供者：weixin_45994228

  1. Verilog HDL 简介

  2. Verilog HDL 是一种硬件描述语言，用于从算法级、RTL级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可介于简单的门级和完整的电子数字系统之间。数字系统可按层次描述。   

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：19456
    • 提供者：weixin_38669091

  1. Verilog HDL 行为建模

  2. 在3.3.3节中，我们已经对行为描述方式有个概念，这里对行为建模进一步的描述，并通过一个系统设计频率计数器加以巩固。 7.1 简介行为建模方式是通过对设计的行为的描述来实现对设计建模，一般是指用过程赋值语句（initial 语句和always 语句）来设计的称为行为建模。   

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：21504
    • 提供者：weixin_38524871

  1. EDA/PLD中的Verilog HDL简介

  2. Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。　　Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：39936
    • 提供者：weixin_38507121
« 12 »