注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VerilogHDL教程

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-08-30
    • 文件大小：3145728
    • 提供者：icomechang

  1. 北大Veirlog课件清华微电子所verilog课件《设计与验证VerilogHDL》源码实例 和 Verilog规范

  2. 北大的Veirlog课件（HDL语言，Verilog 词汇约定，Verilog中的高级结构，Verilog操作符，Verilog数据类型及逻辑系统，Verilog的可综合描述风格，存储器建模，行为建模）和清华微电子所verilog课件和《设计与验证VerilogHDL》源码实例 和 Verilog规范

  3. 所属分类：专业指导

    • 发布日期：2010-01-26
    • 文件大小：5242880
    • 提供者：colordrv

  1. VerilogHDL硬件描述语言

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-04-14
    • 文件大小：4194304
    • 提供者：yangxujunboy

  1. Verilog HDL硬件描述语言教程

  2. 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15

  3. 所属分类：C++

    • 发布日期：2010-05-08
    • 文件大小：3145728
    • 提供者：youyouyike

  1. Verilog_HDL硬件描述语言

  2. Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模 语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期

  3. 所属分类：硬件开发

    • 发布日期：2012-12-08
    • 文件大小：4194304
    • 提供者：cyliu5156

  1. VerilogHDL那些事儿_建模篇

  2. Verilog HDL是一种硬件描述语言（HDL:Hardware Descr iption Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准

  3. 所属分类：硬件开发

    • 发布日期：2015-05-15
    • 文件大小：8388608
    • 提供者：dengchaofeng

  1. Verilog HDL学习笔记---行为级建模

  2. Verilog支持设计者从算法的角度，即从电路外部行为的角度对其进行描述，在这个层次上设计数字电路更类似于使用C语言编程。

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：59392
    • 提供者：weixin_38675815

  1. Verilog HDL 模块和端口以及门级建模

  2. 模块定义以关键字module开始，模块名、端口列表、端口声明和可选的参数声明必须出现在其他部分的前面，模块内部5个组成部分：变量声明、数据流语句、底层模块实例、行为语句块以及任务和函数。

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：23552
    • 提供者：weixin_38742532

  1. Verilog HDL 学习笔记---数据流建模

  2. 数据流建模意味着根据数据在寄存器之间的流动和处理过程对电路进行描述，而不是直接对电路的逻辑门进行实例引用。通常RTL（Register Transfer Level，寄存器传输级）是指数据流建模和行为级建模的结合。

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：27648
    • 提供者：weixin_38500734

  1. 嵌入式系统/ARM技术中的浅谈Verilog HDL与VHDL及FPGA的特点

  2. Verilog HDL 　　Verilog HDL是一种硬件描述语言（HDL:Hardware Discr iption Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 　　优点：类似C语言，上手容易，灵活。大小写敏感。在写激励和建模方面有优势。 　　缺点：很多错误在编译的时候不能被发现。Verilog HDL较自由的语法，也容易造成初学者犯一些错误，这一点要注意。 　　VHDL 　　VHDL

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：97280
    • 提供者：weixin_38515573

  1. EDA/PLD中的用Verilog HDL进行可综合RTL设计概述

  2. 1 前言 　　由于Verilog HDL硬件描述语言语法灵活、易懂，非常接近c语言的风格，所以逐渐成为集成电路设计领域中最为流行的设计语言。正是由于硬件描述语言的出现，才使得大规模、超大规模、特大规模、甚至千万门系统级SOC设计成为可能。 　　2 可综合RTL描述 　　Verilog HDL硬件描述语言既可以用于行为级建模，又可以用于RTL级建模，还可以用于可综合的RTL级建模。设计工程师可以根据自己的需要来选择不同的建模方式。在项目初期，设计工程师应该选择行为级建模来构建目标系统。随着设

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：113664
    • 提供者：weixin_38712279

  1. EDA/PLD中的Verilog HDL 主要功能list

  2. y 基本逻辑门，例如and 、or 和nand 等都内置在语言中。y 开关级基本结构模型，例如pmos 和nmos 等也被内置在语言中。y 可采用三种不同方式或混合方式对设计建模。这些方式包括：行为描述方式—使用过程化 结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模。y Verilog HDL 中有两类数据类型：线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。y 能够描述层次设计，可使用模块实例结构描述任何

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：47104
    • 提供者：weixin_38744778

  1. Verilog HDL 语言概述

  2. Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL 语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行。 Verilog HDL 语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因此，用这种语言编写的模型能够使用Verilog 仿真器进行验证。语言从C 编程语言中继承了多种操作

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：36864
    • 提供者：weixin_38600253

  1. 通信与网络中的Verilog HDL 中三种建模方式

  2. 3.3 三种建模方式在HDL的建模中，主要有结构化描述方式、数据流描述方式和行为描述方式，下面分别举例说明三者之间的区别。 3.3.1 结构化描述方式结构化的建模方式就是通过对电路结构的描述来建模，即通过对器件的调用（HDL概念称为例化），并使用线网来连接各器件的描述方式。这里的器件包括Verilog HDL 的内置门如与门and ，异或门xor等，也可以是用户的一个设计。结构化的描述方式反映了一个设计的层次结构。例[1]：一位全加器 图4 一位全加器的结构图 代码： module FA_str

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：66560
    • 提供者：weixin_38645335

  1. Verilog HDL 行为建模

  2. 在3.3.3节中，我们已经对行为描述方式有个概念，这里对行为建模进一步的描述，并通过一个系统设计频率计数器加以巩固。 7.1 简介行为建模方式是通过对设计的行为的描述来实现对设计建模，一般是指用过程赋值语句（initial 语句和always 语句）来设计的称为行为建模。   

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：21504
    • 提供者：weixin_38524871

  1. Verilog HDL行为建模--- 顺序语句块

  2. 7.2 顺序语句块语句块块提供将两条或更多条语句组合成语法结构上相当于一条语句的机制。这里主要讲Verilog HDL 的顺序语句块(begin . . . end) ：语句块中的语句按给定次序顺序执行。顺序语句块中的语句按顺序方式执行。每条语句中的时延值与其前面的语句执行的模拟时间相关。一旦顺序语句块执行结束，跟随顺序语句块过程的下一条语句继续执行。顺序语句块的语法如下： begin[ :block_id{declarations} ]procedural_statement ( s ) en

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：33792
    • 提供者：weixin_38732252

  1. EDA/PLD中的Verilog HDL行为建模--- 过程赋值语句

  2. 7.3 过程赋值语句Verilog HDL 中提供两种过程赋值语句 initial 和 always 语句，用这两种语句来实现行为的建模。这两种语句之间的执行是并行的，即语句的执行与位置顺序无关。这两种语句通常与语句块（begin ....end）相结合，则语句块中的执行是按顺序执行的。 1. initial 语句initial 语句只执行一次，即在设计被开始模拟执行时开始（0时刻）。通常只用在对设计进行仿真的测试文件中，用于对一些信号进行初始化和产生特定的信号波形。语法如下：（大家只要先有个概

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：49152
    • 提供者：weixin_38518074

  1. EDA/PLD中的Verilog HDL行为建模具体实例

  2. 7.4 行为建模具体实例以上面的频率计数器为例，其中的 HEX2LED 和 CNT_4b 模块采用行为建模。2004-08-16 第37页，共41页版权所有，侵权必究 绝密Verilog HDL 入门教程请输入文档编号 CNT_4b 模块对应的文件 CNT_4b.v 的内容如下： module CNT_4b (CLK, ENABLE, RESET, FULL, Q); input CLK; input ENABLE; input RESET; output FULL; output [3:0]

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：32768
    • 提供者：weixin_38560768

  1. EDA/PLD中的Verilog HDL简介

  2. Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。　　Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：39936
    • 提供者：weixin_38507121

  1. EDA/PLD中的Verilog HDL行为描述方式

  2. 设计的行为功能使用下述过程语句结构描述：　　1) initial语句：此语句只执行一次。　　2) always语句：此语句总是循环执行, 或者说此语句重复执行。　　只有寄存器类型数据能够在这两种语句中被赋值。寄存器类型数据在被赋新值前保持原有值不变。所有的初始化语句和always语句在0时刻并发执行。　　下例为always语句对1位全加器电路建模的示例。module FA_Seq (A, B, Cin, Sum, Cout);input A, B, Cin;output Sum, Cout;re

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：47104
    • 提供者：weixin_38746926
« 12 »