注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 用于SoC设计的DFT和BIST

  2. 用于SoC设计的DFT和BIST，讲解了在SOC设计中需要考虑的可测性设计问题 -SoC design for DFT and BIST, explain in the SOC design need to consider design-for-test issues

  3. 所属分类：专业指导

    • 发布日期：2011-03-07
    • 文件大小：95232
    • 提供者：kppysf

  1. xtp242-zc706-bist-c-2013-4

  2. BIST demonstration for xilinx zc706.

  3. 所属分类：嵌入式

    • 发布日期：2014-02-07
    • 文件大小：13631488
    • 提供者：lalachi

  1. BIST在SoC片上嵌入式微处理器核上的应用

  2. 绍了SoC片上嵌入式微处理器核的一种测试技术——片内测试（BIST）。讲述了片上系统的由来以及两个重要特点。与传统的测试方法比较后，讨论了MemBIST、 LogicBIST等常用BIST测试技术的结构和特点，分析了这几种测试方法的优缺点。

  3. 所属分类：其它

    • 发布日期：2020-07-23
    • 文件大小：92160
    • 提供者：weixin_38565628

  1. 基于LFSR优化的BIST低功耗设计

  2. 在BIST(内建自测试)过程中,线性反馈移位寄存器作为测试矢量生成器,为保障故障覆盖率,会产生很长的测试矢量,从而消耗了大量功耗。在分析BIST结构和功耗模型基础上,针对test-per-scan和test-per-clock两大BIST类型,介绍几种基于LFSR(线性反馈移位寄存器)优化的低功耗BIST测试方法,设计和改进可测性设计电路,研究合理的测试策略和测试矢量生成技术,实现测试低功耗要求。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：99328
    • 提供者：weixin_38725734

  1. 基于BIST的编译码器IP核测试

  2. 绍了用于IP核测试的内建自测试方法(BIST)和面向测试的IP核设计方法,指出基于IP核的系统芯片(SOC)的测试、验证以及相关性测试具有较大难度,传统的测试和验证方法均难以满足。以编译码器IP核为例,说明了基于BIST的编译码器IP核测试的基本实现原理和具体实现过程,通过加入测试外壳实现了对IP核的访问、隔离和控制,提高了IP核的可测性。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：88064
    • 提供者：weixin_38538224

  1. 基于BIST的FPGA逻辑单元测试方法

  2. 给出了一种基于内建自测(BIST)的测试现场可编程门阵列(FPGA)逻辑单元的方法，讨论了测试的配置结构、故障覆盖率和测试中出现的问题及解决办法。实验表明，该测试方法具有所需测试向量少、故障覆盖率高、简便适用等优点。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：186368
    • 提供者：weixin_38587705

  1. 基于高层次综合工具的BIST控制器设计

  2. 存储器内建自测试（MBIST）技术在存储器测试中具有广泛应用，针对传统寄存器传输级描述语言设计BIST控制器的过程相对繁琐、专用EDA工具定义算法的灵活性差和电路结构固定等问题，提出采用高层次综合工具设计BIST控制器的方法。以SRAM为对象，采用C语言描述MARCH算法，并采取端口分配、流水线优化和数组分割等优化方案完善设计。最后借助FPGA平台验证评估了高层次综合工具输出的RTL级代码电路的功能可靠性和规模可控性。相对于传统的两种方法，摆脱了算法实现和电路结构设计的局限性，缩短了算法实现周期

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：302080
    • 提供者：weixin_38631329

  1. 基于BIST的编译码器IP核测试

  2. 基于IP核复用的SOC，其IP核类型和来源都不相同，即使已验证好的IP核在集成时也不能确保不出差错。IP核被集成到SOC后，其输入输出端口也嵌入到SOC，原本可测的端口失去了原有的可控性和可观测性，变得不可测。因此人们一直寻求有效的测试验证技术。本文给出了基于内建自测试方法(BIST)，在设计编译码器IP核的同时，考虑其测试外壳设计，以期提高IP核可测性。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：174080
    • 提供者：weixin_38548421

  1. 浅谈实用模拟BIST的基本原则

  2. 20多年来，研究人员和半导体制造商一直在试图开发一种针对混合信号IC的实用模拟BIST（内置自检）。这种技术能够用数字测试仪作混合信号IC测试，以及简化的多址测试，从而能减少IC测试成本，以及IC上市时间。其它预期优点还有更快的测试开发，以及系统上的自检等。 　　大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR（线性反馈移位寄存器）生成伪随机的位模式，并通过临时配置成串行移位寄存器的触发器，将这个位模式加到待测电路上。数字BIST亦用相同的触发器捕获响应，将移出的结果压缩成一个

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：193536
    • 提供者：weixin_38516804

  1. BIST在SoC片上嵌入式微处理器核上的应用

  2. BIST在SoC片上嵌入式微处理器核上的应用,介绍了SoC片上嵌入式微处理器核的一种测试技术——片内测试(BIST)。讲述了片上系统的由来以及两个重要特点。与传统的测试方法比较后，讨论了MereBIST、LogicBIST等常用BIST测试技术的结构和特点，分析了这几种测试方法的优缺点。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：276480
    • 提供者：weixin_38744694

  1. 基于LFSR优化的BIST低功耗设计

  2. 随着便携式设备和无线通讯系统在现实生活中越来越广泛的使用，可测性设计(DFT)的功耗问题引起了VLSI设计者越来越多的关注。因为在测试模式下电路的功耗要远远高于正常模式，必将带来如电池寿命、芯片封装、可靠性等一系列问题。随着集成电路的发展，内建自测试(BIST)因为具备了诸多优越性能(如降低测试对自动测试设备在性能和成本上的要求、可以进行At—speed测试及有助于保IP核的知识产权等)，已成为解决SoC测试问题的首选可测性设计手段。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：489472
    • 提供者：weixin_38694343

  1. 实用模拟BIST的基本原则

  2. 20多年来，研究人员和半导体制造商一直在试图开发一种针对混合信号IC的实用模拟BIST（内置自检）。这种技术能够用数字测试仪作混合信号IC测试，以及简化的多址测试，从而能减少IC测试成本，以及IC上市时间。其它预期优点还有更快的测试开发，以及系统上的自检等。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：183296
    • 提供者：weixin_38656064

  1. 模拟技术中的实用模拟BIST的基本原则

  2. 引言 　　大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR（线性反馈移位寄存器）生成伪随机的位模式，并通过临时配置成串行移位寄存器的触发器，将这个位模式加到待测电路上。数字BIST亦用相同的触发器捕获响应，将移出的结果压缩成一个数字标志，再将其与一个正确的标志作逐位对比。尽管工业逻辑BIST的细节要更复杂，但基本原理仍适用于多时钟域、多周期延迟路径，以及电源轨噪声等。 　　1 “模拟”的定义 　　“模拟”电路对不同的人有不同的含义。一个PLL或SERDES（串行器/解串器

  3. 所属分类：其它

    • 发布日期：2020-11-02
    • 文件大小：176128
    • 提供者：weixin_38693084

  1. 基于LFSR优化的BIST低功耗设计

  2. 引言 　　随着便携式设备和无线通讯系统在现实生活中越来越广泛的使用，可测性设计(DFT)的功耗问题引起了VLSI设计者越来越多的关注。因为在测试模式下电路的功耗要远远高于正常模式，必将带来如电池寿命、芯片封装、可靠性等一系列问题。随着集成电路的发展，内建自测试(BIST)因为具备了诸多优越性能(如降低测试对自动测试设备在性能和成本上的要求、可以进行At—speed测试及有助于保IP核的知识产权等)，已成为解决SoC测试问题的首选可测性设计手段。 　　在BIST中常用线性反馈移位寄存器(LFS

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：283648
    • 提供者：weixin_38714370

  1. EDA/PLD中的基于BIST的FPGA逻辑单元测试方法

  2. 摘　要：给出了一种基于内建自测(BIST)的测试现场可编程门阵列(FPGA)逻辑单元的方法，讨论了测试的配置结构、故障覆盖率和测试中出现的问题及解决办法。实验表明，该测试方法具有所需测试向量少、故障覆盖率高、简便适用等优点。 　　关键词：现场可编程门阵列；内建自测；响应检验电路；测试       引    言 　　现场可编程门阵列FPGA(Field ProgrammableGate Array)是一种新型器件，它将门阵列的通用结构与现场可编程的特性结合于一体，因而受到广泛关注。FPGA 测试中

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：192512
    • 提供者：weixin_38710781

  1. 具有嵌入式BIST的可编程定时电路，用于灵敏放大器的鲁棒定时

  2. 具有嵌入式BIST的可编程定时电路，用于灵敏放大器的鲁棒定时

  3. 所属分类：其它

    • 发布日期：2021-03-19
    • 文件大小：820224
    • 提供者：weixin_38550834

  1. bist-trading-源码

  2. bist-trading

  3. 所属分类：其它

    • 发布日期：2021-03-15
    • 文件大小：14336
    • 提供者：weixin_42106299

  1. 一种采用单双跳变的低功耗确定性BIST方案

  2. 一种采用单双跳变的低功耗确定性BIST方案

  3. 所属分类：其它

    • 发布日期：2021-02-10
    • 文件大小：411648
    • 提供者：weixin_38628362

  1. 基于BIST的编译码器IP核测试

  2. 介绍了用于IP核测试的内建自测试方法(BIST)和面向测试的IP核设计方法，指出基于IP核的系统芯片(SOC) 的测试、验证以及相关性测试具有较大难度，传统的测试和验证方法均难以满足。以编译码器IP核为例，说明了基于BIST的编译码器IP核测试的基本实现原理和具体实现过程，通过加入测试外壳实现了对IP核的访问、隔离和控制，提高了IP核的可测性。

  3. 所属分类：其它

    • 发布日期：2021-02-01
    • 文件大小：1048576
    • 提供者：weixin_38675970

  1. 实用模拟BIST的基本原则

  2. 引言 　　大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR（线性反馈移位寄存器）生成伪随机的位模式，并通过临时配置成串行移位寄存器的触发器，将这个位模式加到待测电路上。数字BIST亦用相同的触发器捕获响应，将移出的结果压缩成一个数字标志，再将其与一个正确的标志作逐位对比。尽管工业逻辑BIST的细节要更复杂，但基本原理仍适用于多时钟域、多周期延迟路径，以及电源轨噪声等。 　　1 “模拟”的定义 　　“模拟”电路对不同的人有不同的含义。一个PLL或SERDES（串行器/解串器

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：204800
    • 提供者：weixin_38686658
« 12 3 4 5 »