注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Altera FPGA\CPLD设计（基础篇）-part1

  2. 第1章 FPGA/CPLD简介 1.1 可编程逻辑设计技术简介 1.1.1 可编程逻辑器件发展简史 1.1.2 可编程逻辑器件分类 1.2 FPGA/CPLD的基本结构 1.2.1 FPGA的基本结构 1.2.2 CPLD的基本结构 1.2.3 FPGA和CPLD的比较 1.3 FPGA/CPLD的设计流程 1.4 FPGA/CPLD的常用开发工具 1.5 下一代可编程逻辑设计技术展望 1.5.1 下一代可编程逻辑器件硬件上的四大发展趋势 1.5.2 下一代EDA软件设计方法发展趋势 1.6

  3. 所属分类：硬件开发

    • 发布日期：2009-10-14
    • 文件大小：13631488
    • 提供者：love_liu

  1. Altera FPGA\CPLD设计（基础篇）-part2

  2. 第1章 FPGA/CPLD简介 1.1 可编程逻辑设计技术简介 1.1.1 可编程逻辑器件发展简史 1.1.2 可编程逻辑器件分类 1.2 FPGA/CPLD的基本结构 1.2.1 FPGA的基本结构 1.2.2 CPLD的基本结构 1.2.3 FPGA和CPLD的比较 1.3 FPGA/CPLD的设计流程 1.4 FPGA/CPLD的常用开发工具 1.5 下一代可编程逻辑设计技术展望 1.5.1 下一代可编程逻辑器件硬件上的四大发展趋势 1.5.2 下一代EDA软件设计方法发展趋势 1.6

  3. 所属分类：硬件开发

    • 发布日期：2009-10-14
    • 文件大小：7340032
    • 提供者：love_liu

  1. 基于FPGA动态局部重配置技术的热电厂集中监控系统

  2. 项目创新点论述 ①分散处理、统一管理的控制理念。在现代的工业自控当中对大型工业流程的分散处理、统一管理成本较高，而且设备的工业级实时监测系统和视频监控系统都需要进行大量的处理，使得成本高，但集中调控性不强，而本系统通过对FPGA的区域配置，将上述功能集于一身；不仅成本低廉，体积较小，并且工业级效率也会优于现在主流产品；而且全方位、立体化的集中控制，更可以在异常出现时，通过应用FPGA动态局部重配置技术，第一时间做出反应，由于工业生产车间有很多工作人员不易于频繁到达的区域，本系统可以提供异常发生

  3. 所属分类：硬件开发

    • 发布日期：2009-12-01
    • 文件大小：701440
    • 提供者：holycafe

  1. DDS调频信号发生器的FPGA电路设计

  2. 直接数字频率合成器（DDS）技术，具有频率切换速度快，很容易提高频率分辨率、对硬件要求低、可编程全数字化便于单片集成、有利于降低成本、提高可靠性并便于生产等优点。目前各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能和多功能的DDS芯片，专用DDS芯片采用了特定工艺，内部数字信号抖动很小，输出信号的质量高。然而在某些场合，由于专用的DDS芯片的控制方式是固定的，故在工作方式、频率控制等方面与系统的要求差距很大，这时如果用高性能的FPGA器件设计符合自己需要的DDS电路就是一个很好的解决

  3. 所属分类：嵌入式

    • 发布日期：2010-03-27
    • 文件大小：290816
    • 提供者：ssshenlei

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8388608
    • 提供者：sundyqt

  1. 全国大学生电子设计竞赛培训教程

  2. 很全很系统的电子设计竞赛教程 全国大学生电子设计竞赛训练教程 目 录 第1章电子设计竞赛题目与分析 1.1 全国大学生电子设计竞赛简介 1.1电子设计竞赛题目.doc(49 KB, 下载次数: 4829) 1.2 全国大学生电子设计竞赛命题原则及要求 1.2.1 命题范围 1.2.2 题目要求 1.2.3 题目类型 1.2.4 命题格式 1.2.5 征题办法 1.3 电子设计竞赛的题目分析 1.3.1 电源类题目分析 1.3.1 电源类题目分析.doc(110.5 KB, 下载次数: 7116

  3. 所属分类：其它

    • 发布日期：2014-05-11
    • 文件大小：13631488
    • 提供者：u010102994

  1. 电子设计竞赛

  2. 1.1 全国大学生电子设计竞赛简介 1.2 全国大学生电子设计竞赛命题原则及要求 1.2.1 命题范围 1.2.2 题目要求 1.2.3 题目类型 1.2.4 命题格式 1.2.5 征题办法 1.3 电子设计竞赛的题目分析 1.3.1 电源类题目分析 1.3.2信号源类题目分析 1.3.3无线电类题目分析 1.3.4放大器类题目分析 1.3.5仪器仪表类题目分析 1.3.6数据采集与处理类题目分析 1.3.7控制类题目分析 第2章 电子设计竞赛基础训练 2.1 电子元器件的识别 2.1.1 电

  3. 所属分类：其它

    • 发布日期：2014-06-02
    • 文件大小：10485760
    • 提供者：baidu_15309221

  1. fpga设计资料（配置方式）

  2. 这个是关于FPGA/CPLD配置的文章！ 啥也不说啦，发！

  3. 所属分类：硬件开发

    • 发布日期：2009-01-18
    • 文件大小：23552
    • 提供者：peng2110

  1. 我们学校的FPGA的课件

  2. 师资培训FPGA授课提纲 一、 概述（1天） 1． 设计成果展示（引题） 2． FPGA/CPLD开发的优势 3． 三大逻辑厂商主要器件、开发平台 4． 5种硬件描述语言 5． SOPC设计概述 二、 开发步骤（1天） 1． 软件设计 a环境建立设置 b文本设计流程 c原理图设计流程 2． 硬件设计 a利用实验室平台 b自制设备 3．测井信号分离卡开发实例 三、 VHDL语言（10天） 1． 基本结构 2． 实体设计注意点 3． VHDL语言的对象和数据类型 4． VHDL语言中的顺序语句 5

  3. 所属分类：硬件开发

    • 发布日期：2009-04-06
    • 文件大小：13631488
    • 提供者：gazer_yuol

  1. 基于FPGA和万兆网的GigE Vison设计方案

  2. 本文简要描述基于万兆网的GigE Vison IP设计方案。 一、GigE Vsion协议要点 GigE Vison协议基于普通的以太网物理链路，运行在UDP协议层之上，包含控制协议GVCP和数据流协议GVSP两大部分，整个层次结构如下图1所示。 图1 GigeVison协议层次结构图 GigE Vison协议的要点如下： （1）上电或复位完成后必须先进行IP配置和设备枚举，必须支持DHCP和LLA（Auto IP）两种IP配置方式； （2）在UDP层上建

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：217088
    • 提供者：weixin_38600432

  1. 一种用于光盘伺服控制系统的通用滤波器的设计

  2. 介绍了一种通用FIR／IIR滤波器的设计与实现。该滤波器主要用于光盘伺服系统中，以数字化方式完成传统的PID闭环控制。文中通过对其原理和实际应用的分析，给出其最终实现方案。并用Verilog硬件描述语言完成整个滤波器的设计工作。经波形仿真和FPGA验证表明，设计成功。 关键词：FIR／IIR，Verilog，FPGA验证 1引言通常，DVD／CD盘片在高速旋转时，由于表面翘曲、不圆度或者外界干扰等因素的存在，使读数光束焦深范围（简称读数光点）对目标信迹的跟踪扫描出现误差。对此，CD、DVD机中

  3. 所属分类：其它

    • 发布日期：2020-07-12
    • 文件大小：204800
    • 提供者：weixin_38500572

  1. 基于FPGA的可重构智能仪器设计

  2. 在可重构系统（ReconfigurableSystem）中，硬件信息（可编程器件的配置信息）也可以像软件程序一样被动态调用或修改。这样既保留了硬件计算的性能，又兼具软件的灵活性。尤其是大规模可编程器件FPGA的出现，实时电路重构思想逐渐引起了学术界的关注[3]。可重构的实现技术又很多种方式，包括DSP重构技术、FPGA重构、DSP+FPGA重构、可重组算法逻辑体系结构、可进化硬件（EHW）、本地重构/Internet远程重构、SOPC/SOC重构。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：212992
    • 提供者：weixin_38587473

  1. 接口/总线/驱动中的基于 VLSI 平台的 C51 处理器仿真与设计（一）

  2. 摘要：传统ISA处理器内部有限的逻辑资源和外部固定的引脚封装大大的限制了它的应用范围。利用FPGA丰富的逻辑资源实现传统MCU中的各个组成部分，底层采用可配置引脚降低硬件设计复杂度，各模块间采用Wishbone总线结构的方式构建系统，可以达到传统MCU 无法完成的要求，具有很好的应用前景。使用硬件描述语言，自底向上设计处理核心80C51,并且与几类通用外设互连组成系统，使用Virtex-Ⅱ Pro系列FPGA进行板级验证。板级验证结果表明实现了既定目标，与标准MCU兼容，系统运行稳定。 　　0

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：195584
    • 提供者：weixin_38716872

  1. 工业电子中的CPLD对FPGA从并快速加载的解决方案

  2. 现场可编程门阵列（FPGA）作为专用集成电路（ASIC）领域的一种半定制电路，可以根据设计的需要灵活实现各种接口或者总线的输出，在设备端的通信产品中已得到越来越广泛的使用。FPGA 是基于静态随机存储器（SRAM） 结构的，断电后程序丢失后的每次上电都需要重新加载程序。且随着FPGA 规模的升级，加载程序的容量也越来越大，如Xilinx 公司的Spartan - 6 系列中的6SLX150T，其加载容量最大可以达到4.125 MB。     1 FPGA 常用配置方式     FPGA 的配

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：345088
    • 提供者：weixin_38603704

  1. 嵌入式系统/ARM技术中的基于Nios II的数字音频录放系统的设计

  2. 前言 　　SOPC( System On Programmable Chip)技术是SOC( System On Chip)技术和电子设计自动化（EDA）技术结合的产物。它可以将处理器、存储器、I/O接口、硬件协处理器和普通的用户逻辑等系统设计需要的功能模块都集成到一个FPGA 芯片里, 构建一个可编程的片上系统[1]。它还具有灵活的设计方式，可裁减、可扩充、可升级，具备系统可编程等功能，是一种优秀的嵌入式系统设计技术[2]。本文研究了一种基于SOPC技术的嵌入式数字音频录放系统的设计方案。系

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：169984
    • 提供者：weixin_38737144

  1. 单片机与DSP中的基于ARM的FPGA加载配置实现

  2. 引言 　　基于SRAM工艺FPGA在每次上电后需要进行配置，通常情况下FPGA的配置文件由片外专用的EPROM来加载。这种传统配置方式是在FPGA的功能相对稳定的情况下采用的。在系统设计要求配置速度高、容量大、以及远程升级时，这种方法就显得很不实际也不方便。本文介绍了通过ＡＲＭ对可编程器件进行配置的的设计和实现。 　　1 配置原理与方式 　　1.1配置原理 　　在FPGA正常工作时，配置数据存储在SRAM单元中，这个SRAM单元也被称为配置存储器（Configuration RAM）

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：67584
    • 提供者：weixin_38655496

  1. 嵌入式系统/ARM技术中的FPGA器件在嵌入式系统中的配置方式的探讨

  2. 摘要：通过说明FPGA的各种配置方式及各种配置文件的使用,重点探讨了在嵌入式系统中使用FPGA的软硬件设计。使用微处理器在线配置FPGA时,需要将存储在Flash中的配置文件,通过微处理器的I/O口存储到FPGA的数据存储器（SRAM）。文中详述了如何利用FPGA的被动串行方式（PS）配置方式,和根据配置时序实现嵌入式系统中FPGA的配置电路和相应的应用软件的过程。 　　关键词：嵌入式系统,FPGA, 微处理器配置 引言 　　在当今商业竞争日益加强的环境中,产品是否便于现场升级和是否便于灵

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：136192
    • 提供者：weixin_38690079

  1. FPGA——pll锁相环配置及调用（基础篇）

  2. IP（Intellectual Property）即知识产权。美国 Dataquest 咨询公司将半导体产业的 IP 定 义为“用于 ASIC 或 FPGA 中的预先设计好的电路功能模块”。简而言之，这里的 IP 即电 路功能模块。 IP 核在数字电路中常用于比较复杂的功能模块（如 FIFO、 RAM、 FIR 滤波 器、 SDRAM 控制器、 PCIE 接口等）设计成参数可修改的模块，让其他用户可以直接调用 这些模块。随着设计规模增大，复杂度提高，使用 IP 核可以提高开发效率，减少设计和调

  3. 所属分类：深度学习

    • 发布日期：2021-03-22
    • 文件大小：5242880
    • 提供者：weixin_42488121

  1. CPLD对FPGA从并快速加载的解决方案

  2. 现场可编程门阵列（FPGA）作为专用集成电路（ASIC）领域的一种半定制电路，可以根据设计的需要灵活实现各种接口或者总线的输出，在设备端的通信产品中已得到越来越广泛的使用。FPGA 是基于静态随机存储器（SRAM） 结构的，断电后程序丢失后的每次上电都需要重新加载程序。且随着FPGA 规模的升级，加载程序的容量也越来越大，如Xilinx 公司的Spartan - 6 系列中的6SLX150T，其加载容量可以达到4.125 MB。     1 FPGA 常用配置方式     FPGA 的配置数

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：792576
    • 提供者：weixin_38692162
« 12 3 »