您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. simple-FPGA-modules:一些用于SystemVerilog原型制作的有用模块-源码

  2. 你好! 这些是我用于构建原型的原始模块。我不认为这些模块针对任何特定用途进行了优化。我为个人使用的设备编写了一个小型测试台,并在Vivado:registered:Design Suite中检查了结果。 内容 所有模块均在其各自的文件/文件夹中进行了描述。如果模块的源代码文件中提供了测试平台,则可能存在适当的sim_src目录,其中包含wave配置以及其他可能有用的内容。 XIYO:包含用于并行数据串行化的PISO模块和用于并行化串行输入的SIPO SIPO模块 执照 所有来源均应照此保留MI
  3. 所属分类:其它

    • 发布日期:2021-03-18
    • 文件大小:8192
    • 提供者:weixin_42114645