点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - simple-FPGA-modules:一些用于SystemVerilog原型制作的有用模块-源码
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
simple-FPGA-modules:一些用于SystemVerilog原型制作的有用模块-源码
你好! 这些是我用于构建原型的原始模块。我不认为这些模块针对任何特定用途进行了优化。我为个人使用的设备编写了一个小型测试台,并在Vivado:registered:Design Suite中检查了结果。 内容 所有模块均在其各自的文件/文件夹中进行了描述。如果模块的源代码文件中提供了测试平台,则可能存在适当的sim_src目录,其中包含wave配置以及其他可能有用的内容。 XIYO:包含用于并行数据串行化的PISO模块和用于并行化串行输入的SIPO SIPO模块 执照 所有来源均应照此保留MI
所属分类:
其它
发布日期:2021-03-18
文件大小:8192
提供者:
weixin_42114645