注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. π/ 4 - DQPSK调制解调系统的关键技术

  2. 针对π/ 4 - DQPSK调制解调系统中成形滤波、量化误差和数字下变频中的低通滤波器等关键技术进行研究. 在此基础上,对于接收端有频偏的相干解调系统采用改进的具有2 个Timing Er2ror 信号的Gardner 位同步算法,并用simulink 实现整个调制解调系统. 从仿真结果可以看出,改进的Gardner 同步算法能帮助系统有效地补偿频偏,并且使系统具有非常好的误码性能.

  3. 所属分类：其它

    • 发布日期：2009-08-23
    • 文件大小：616448
    • 提供者：wupengrock

  1. c#数据结构与算法很好很强大

  2. 数据结构与算法C# programmers: no more translating data structures from C++ or Java to use in your programs! Mike McMillan provides a tutorial on how to use data structures and algorithms plus the first comprehensive reference for C# implementation of data

  3. 所属分类：C#

    • 发布日期：2009-12-24
    • 文件大小：1048576
    • 提供者：xustwt

  1. VESA monitor timing

  2. 关于DVI接口的最新VESA标准，对于设计DVI接口是很好的参考资料。包含各分辨率的timing要求。

  3. 所属分类：专业指导

    • 发布日期：2011-02-10
    • 文件大小：856064
    • 提供者：DIVO_LI

  1. Timing Designer 9.1

  2. Timing Designer 9.1，画时序的好帮手

  3. 所属分类：IT管理

    • 发布日期：2011-03-26
    • 文件大小：14680064
    • 提供者：t05084215

  1. Timing Designer 9.1

  2. Timing Designer 9.1，画时序的好帮手

  3. 所属分类：IT管理

    • 发布日期：2011-03-26
    • 文件大小：14680064
    • 提供者：t05084215

  1. Timing Designer 9.1

  2. Timing Designer 9.1，画时序的好帮手

  3. 所属分类：IT管理

    • 发布日期：2011-03-26
    • 文件大小：3145728
    • 提供者：t05084215

  1. timing designer9.1 part1

  2. EMA公司推出的一款灵活、交互式的时序分析和图示工具--TimingDesigner 9.1，以增强其项目管理和时序接口设计功能。适用于数字集成电路IC设计和印刷电路板PCB设计。 时序工具Timingdesigner通过简单的操作，形象的绘制出需要的时序图，方便我们工程师去定义和计算相关时序，体现在如下方面： 1: 在设计系统前，预先设计时序架构图 把头脑中的时序关系通过软件来形象的描绘出来。 2：设计过程中，分析what-if, worst case, delay,Setup,Hold t

  3. 所属分类：硬件开发

    • 发布日期：2011-04-21
    • 文件大小：3145728
    • 提供者：huangxing518

  1. timing deseigner9.1 part2

  2. EMA公司推出的一款灵活、交互式的时序分析和图示工具--TimingDesigner 9.1，以增强其项目管理和时序接口设计功能。适用于数字集成电路IC设计和印刷电路板PCB设计。 时序工具Timingdesigner通过简单的操作，形象的绘制出需要的时序图，方便我们工程师去定义和计算相关时序，体现在如下方面： 1: 在设计系统前，预先设计时序架构图 把头脑中的时序关系通过软件来形象的描绘出来。 2：设计过程中，分析what-if, worst case, delay,Setup,Hold t

  3. 所属分类：硬件开发

    • 发布日期：2011-04-21
    • 文件大小：3145728
    • 提供者：huangxing518

  1. EMA.TimingDesigner.v9.1.Retail-ZWT

  2. 一款灵活、交互式的时域分析和图示工具。适用于数字集成电路和印刷电路板设计。Forte Design Systems公司的Chronology部门发布了新版本的TimingDesigner交互式时序分析和图表工具，以增强其项目管理和时序接口设计功能。 TimingDesigner 新的项目管理器简化了时序信息交换，使用户能更有效地管理高性能接口的规范和分析，实现数字IC和电路板设计工作。该工具现在已允许用户在同一个项目内排列多个图表组元。组元和模块可以在单个树状结构中排列并显示，在项目图表中还提

  3. 所属分类：嵌入式

    • 发布日期：2013-01-04
    • 文件大小：32505856
    • 提供者：dreamboy40599599

  1. timing designer9,1

  2. 一款灵活、交互式的时域分析和图示工具。适用于数字集成电路和印刷电路板设计。 Forte Design Systems公司的Chronology部门发布了新版本的TimingDesigner交互式时序分析和图表工具，以增强其项目管理和时序接口设计功能。 TimingDesigner新的项目管理器简化了时序信息交换，使用户能更有效地管理高性能接口的规范和分析，实现数字IC和电路板设计工作。该工具现在已允许用户在同一个项目内排列多个图表组元。组元和模块可以在单个树状结构中排列并显示，在项目图表中还提

  3. 所属分类：IT管理

    • 发布日期：2013-02-25
    • 文件大小：35651584
    • 提供者：lpfanyang

  1. TImingDesigner.v9.1

  2. 一款非常好用电路时序绘制软件，datasheet里的时序基本上都是由这款软件所绘制，功能很强大，使用很简单，内含破解文件

  3. 所属分类：其它

    • 发布日期：2013-05-12
    • 文件大小：37748736
    • 提供者：wuchao_1991

  1. Timdesigner9.2

  2. TimDesigner9.2是电路时序绘制最常用的软件。安装包包括license.dat破解。本人已安装使用过，非常好用！

  3. 所属分类：硬件开发

    • 发布日期：2013-05-12
    • 文件大小：32505856
    • 提供者：wuchao_1991

  1. Static Timing Analysis for Nanometer Designs

  2. 进行数字电路后端设计中STA的好资料，详细介绍了STA概念及各个参数的概念和应用，有助于初学者理解并掌握STA设计。

  3. 所属分类：硬件开发

    • 发布日期：2014-04-16
    • 文件大小：4194304
    • 提供者：u011606593

  1. TimingDesigner.win32.8002

  2. Timing Designer win32 v8002 内附破解文件和破解说明，新版的timing designer虽然好，但是师兄前辈用的不一定是新版的，这时候老版的作用就体现出来了，新版旧版直接功能差距不是很大，只是新版的操作更便捷、界面更舒适罢了

  3. 所属分类：其它

    • 发布日期：2014-07-20
    • 文件大小：29360128
    • 提供者：baiseliaoya

  1. Implementation and Timing of Reset Circuits v1.0

  2. altera官网的关于复位电路设计的很好的一篇文章，详细的分析了同步复位，异步复位，同步复位异步释放等复位电路特点。注：此文档为英文。

  3. 所属分类：嵌入式

    • 发布日期：2014-07-30
    • 文件大小：505856
    • 提供者：lkiller_hust

  1. 一份极好PCB的EMC设计指南+Get+EMC+Right+First+Time.pdf

  2. Table of Contents 1. Grounding and Planes...................................................................................................... 7 1.1 Filters ...........................................................................................

  3. 所属分类：其它

    • 发布日期：2017-09-10
    • 文件大小：2097152
    • 提供者：c1003488779

  1. verilog用减法实现可综合除法器

  2. 用verilog实现除法器，减少对timing的影响，用减法实现。适合初学者。

  3. 所属分类：硬件开发

    • 发布日期：2018-10-04
    • 文件大小：427008
    • 提供者：jinbooo

  1. VESA and Industry Standards and Guidelines for Computer Display Monitor Timing

  2. 详细定义了各种视频格式（640x480、800x600、1280x720、1280x1024、1920x1080）的时序要求，包括时钟、行同步、场同步信号等，VESA MONITOR TIMING STANDARD。非常好的用户参考资料。

  3. 所属分类：图像处理

    • 发布日期：2018-12-16
    • 文件大小：801792
    • 提供者：pandanal

  1. OFDM Timing Synchronization.pdf

  2. 一种基于OFDM无线通信系统很好的定时同步算法，很有帮助6 OFDM 655 A(d)= r"(d+nco(n) (4) rg max (5) OFDM ,Co (n) N/8 A(d1)=[∑r(d-n)(m∑r(d1+n+N)(n) (6) A2(2) y*(d2+n)c2(n) (7) Tetl arg max I A,(d)I Tet?= arg max A2(d)I (n),C2( 7(d) 定时佔计 Mpro(.>n Yes Mpro(-) 滑动求和 Fig. 3 Flowch

  3. 所属分类：其它

    • 发布日期：2019-08-23
    • 文件大小：1048576
    • 提供者：liukaidun6293

  1. timing-ui-源码

  2. Create React App入门 该项目是通过引导的。 可用脚本 在项目目录中，可以运行： npm start 在开发模式下运行应用程序。 打开在浏览器中查看它。 如果您进行编辑，则页面将重新加载。 您还将在控制台中看到任何棉绒错误。 npm test 在交互式监视模式下启动测试运行器。 有关更多信息，请参见关于的部分。 npm run build 构建生产到应用程序build文件夹。 它在生产模式下正确捆绑了React，并优化了构建以获得最佳性能。 生成被最小化，并且文件名包括哈

  3. 所属分类：其它

    • 发布日期：2021-03-17
    • 文件大小：183296
    • 提供者：weixin_42129412
« 12 3 »