您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. verilog现代可编程逻辑器件基础编程示例

  2. 5个简单verilog程序示例,包含程序要求、代码实现以及仿真效果图,适合初学verilog的人学习。具体题目如下: 1. 设计一个1/5分频器。要求:编写设计模块;编写测试模型。 2. 设计一个用于篮球比赛的定时器。要求: (1)定时时间为24秒,按递减方式计时,每隔1秒,定时器减1; (2)定时器的时间用两位数码管显示; (3)设置两个外部控制开关,控制定时器的直接复位、启动计时、暂停/连续计时;当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出报警信号,报警信号用一个发光
  3. 所属分类:讲义

    • 发布日期:2015-10-12
    • 文件大小:3145728
    • 提供者:u012955036
  1. 数字电子钟verilog课程设计

  2. (1)设计一个能自动计时的电子钟,利用数码管分别显示当前的小时,分钟, 秒。 (2)可以通过按键对当前小时、分钟进行调整设置。 (3)在调节当前时间的模式下,短按可实现加法,当长按调节分钟的按键两 秒以上时可实现快速连加(每秒四次加一)。 (4)具备闹钟功能,可通过按键设定闹钟时间,当当前时间到达闹钟设定时 间时,LED 按照预设花型闪烁,并播放闹铃音乐。 (5)具备整点报时功能,当当前时间为整点时,LED 组闪烁,并播放整点 报时音乐。 (6)具备秒表功能,启动秒表功能时,通过 switch
  3. 所属分类:嵌入式

    • 发布日期:2018-09-29
    • 文件大小:15360
    • 提供者:qq_35857421
  1. 基于Verilog的数字钟的设计与开发

  2. 基于Verilog的数字电子钟的设计与开发,代码是课程设计的时候写的。传到这里供大家研究。
  3. 所属分类:硬件开发

    • 发布日期:2019-03-26
    • 文件大小:116
    • 提供者:feng2505664393
  1. 基于verilog 语言的数字电子钟设计

  2. 基于verilog 语言的数字电子钟设计,数码管实时显示时、分、秒的数字时钟(24小时显示模式);可以调节小时,分钟;能够进行24小时和12小时的显示切换;可以设置任意时刻闹钟,并且有开关闹钟功能;有整点报时功能,几点钟LED灯闪亮几下。
  3. 所属分类:硬件开发

    • 发布日期:2020-04-16
    • 文件大小:3145728
    • 提供者:weixin_44453612
  1. EDAVerilogHDL简易数字钟设计报告.pdf

  2. 基于EDAVerilogHDL的简易数字钟设计报告,用quartus ii 实现数字电子钟,可以实现 时、分、秒走时,并且可以调整时间,闹钟,整点报时等功能。
  3. 所属分类:嵌入式

    • 发布日期:2020-06-14
    • 文件大小:2097152
    • 提供者:weixin_48183999