计算机组成课程作业源码。MIPS单周期/多周期流水线设计，多周期流水线实现了数据冒险，控制冒险。代码结构清晰，欢迎交流讨论。

概述 复杂数字逻辑电路和系统的层次化、结构化设计隐含着对系统硬件设计方案的逐层分解。 基本思路 Verilog设计的MIPS单周期处理器可基本归结为下图所示：（图中的目录结构和文件命名仅供参考） 单周期处理器包括控制器和数据通路，将其放入mips.v的层次下。code.txt中存储相应的指令码。 control模块占一个独立的Verilog HDL文件，实现控制器这个单一的职责，保持模块不受污染。 datapath中的每个module都由一个独立的Verilog HDL文件组成。这样减小了模块

verilog-MIPS多周期处理器CPU. 经过测试. 在Q开头的软件平台下开发. (我忘记叫啥名字了)