注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. MAX+PLUS软件的使用及设计流程

  2. MAX+PLUS软件的使用及设计流程 实验一 MAX+PLUSⅡ软件的使用及设计流程 1 实验二 七段译码器的设计 6 实验三 数码管扫描显示电路 8 实验四 八位加法器的设计 10 实验五 抢答器的设计 12 实验六 六十进制计数器设计 14 实验七 秒表的设计 16 实验八 序列检测器的设计 18 实验九 数字频率计的设计 20 实验十 数字钟的设计 22 实验十一 电子琴设计 25 附录一：EDA开发套件使用说明 27

  3. 所属分类：专业指导

    • 发布日期：2009-04-29
    • 文件大小：8388608
    • 提供者：neo_matrixv

  1. 74系列芯片资料 74564 TTL 八位三态反相输出D触发器

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-05-02
    • 文件大小：122880
    • 提供者：codychang

  1. 交通灯控制系统VHDL程序设计

  2. 交通灯控制系统VHDL程序设计 三十三进制减计数器 交通灯控制系统VHDL程序设计 南北方向程序 交通灯控制系统VHDL程序设计 东西方向程序 交通灯控制系统VHDL程序设计 三十进制减计数器 交通灯控制系统VHDL程序设计 三进制减计数器 交通灯控制系统VHDL程序设计 六进制计数器 交通灯控制系统VHDL程序设计 分频器 交通灯控制系统VHDL程序设计 四选一计数器 交通灯控制系统VHDL程序设计 BCD7段数码管显示器

  3. 所属分类：交通

    • 发布日期：2009-05-30
    • 文件大小：55296
    • 提供者：yangxuanshiny

  1. 模电智能流水灯的课程设计

  2. 目 录 一 .设计要求 二 . 设计思路 三 . 单元电路设计 四 . 所需设备与器件 五 . 整机电路 六 . 系统工作原理与分析 七 . 参考文献 八 . 心得体会 [内容摘要] 在日常生活中，我们经常看到各种各样的霓虹灯，其中当然包括本电路设计的智能流水灯，这种灯主要利用数字电子集成芯片，尤其是利用计数器，或非门组合芯片，触发器，本设计把CD4510可预置可逆计数器的数字信号传给CD4067十六选一芯片，而本设计只利用CD4067八个脚，实现八选一功能，使I0X （X 取0到7的数）在内

  3. 所属分类：嵌入式

    • 发布日期：2009-06-16
    • 文件大小：393216
    • 提供者：xp382496923

  1. 74系列IC带管脚图

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-07-26
    • 文件大小：703488
    • 提供者：yan131423yong

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11264
    • 提供者：txwlltt

  1. 《EDA课程设计》完整论文

  2. 电子日历电路由计时电路，扫描电路，日历显示电路。计时电路分为日计时器（三十进制），月计时器（十二进制），年计时器（一百进制）。扫描电路要扫描日计时的个位和十位，月计时的个位和十位，年计时的个位和十位。时间显示电路要同时完成时日月年个位十位共六位数字的显示

  3. 所属分类：专业指导

    • 发布日期：2009-09-20
    • 文件大小：433152
    • 提供者：harvey10576

  1. EDA大作业--含异步清零和同步时钟的模可变计数器设计（VHDL）

  2. CLK为时钟输入，RST为异步清零端，D[2..0]为模式控制端，可实现8种不同模式的计数方式，本计数器可供选择的计数模式分别为：七进制，十二进制，二十四进制，二十八进制，三十进制，三十一进制，六十进制，三百六十五进制。

  3. 所属分类：专业指导

    • 发布日期：2009-11-09
    • 文件大小：144384
    • 提供者：hefeiyan

  1. 湖南大学eda实验报告

  2. 1、设计一个同步的十进制加计数器，状态为0→1→2→3→4→5→6→7→8 →9→0…，带清零端。 2、用上面设计的十进制计数器打包，设计一个三位的十进制计数器，具体 进制为本人学号前加1(如学号为1 号，则设计一个101 进制的计数器），下载验证要求用七段数码管显示。

  3. 所属分类：专业指导

    • 发布日期：2010-04-23
    • 文件大小：199680
    • 提供者：ming900622

  1. 数字逻辑课程设计（数字钟 三人表决器 “101”序列检测器）

  2. 本人设计一个数字时钟，主要用来实现00～59的秒、分六十进制计数器， 00～23的小时二十四进制计数器，整点报时，置数，清零以及数码管显示等功能。 本人设计一个运算单元，主要用来实现三人多数表决，当三个人中通过的人数比不通过的人数多时，则通过，反之，你不通过。 本人设计一个状态机，主要用来检测所输入的序列中是否有“101”序列，设置不同的状态，输入不同的信号，从而得出次态和输出。

  3. 所属分类：嵌入式

    • 发布日期：2011-07-31
    • 文件大小：217088
    • 提供者：petters

  1. CD4553三位数显计数器

  2. CD4553三位数显计数器的设计 本论文的内容，是基于CD4553围绕着计数器总体方案的调研展开的，对计时器的实施方案进行分析，主要完成三位十进制计数显示电路的设计，是一种具复位清零功能的显示电路。

  3. 所属分类：数据库

    • 发布日期：2012-05-17
    • 文件大小：855040
    • 提供者：q337287204

  1. EDA实验三四程序及仿真波形

  2. 含异步清0和同步时钟使能的十进制加法计数器 含异步清0和同步时钟使能的十进制加减可控计数器 七段数码显示译码器 计数、译码显示电路

  3. 所属分类：专业指导

    • 发布日期：2012-10-18
    • 文件大小：101376
    • 提供者：uangfeineng53

  1. 用VHDL编写计数器

  2. 用VHDL描写计数器，0-999 一、题目要求： 输出为3位BCD码的计数显示电路。该计数显示电路由三个模块构成： 1、十进制计数器（BCD_CNT） 2、七段显示译码器电路（DEC_LED） 3、分时总线切换电路（SCAN）

  3. 所属分类：嵌入式

  1. 数字电子钟的课程设计

  2. 一 实验目的和要求………………………………………………………6 二、数字电子钟的基本工作原理…………………………………………6 三、数字电子钟的组成……………………………………………………6 　　1、振荡器………………………………………………….………….7 2、分频电路…………………………………………………………..8　　 3、计数器 ………………..…………………………………………8 (1)六十进制计数器………………………………………………..9 (2)二十四进制计数器…………………………

  3. 所属分类：专业指导

    • 发布日期：2009-04-19
    • 文件大小：152576
    • 提供者：cwlhhh

  1. NAIS PLC中文手册第三章高级指令(5).pdf

  2. NAIS PLC中文手册第三章高级指令(5)pdf,NAIS PLC中文手册第三章高级指令(5)F81(B|N) 适用机型 P81(FBN4位BCD数据→16位数据 FPe/FPO/FP∑/FP FP2/ FP2SH/ FP3/FP POSh 概述 将表达4位的十进制的BCD码(4- digit)转换为16位二进制数据。 对于FP-M/FP0/FP1/FP-e/FPΣ,P型高级指令不适用 程序示例 布尔形式 梯形图程序 「地址 指令 触发器 10 ST R 0 F81 (B|N) 10|F[F8

  3. 所属分类：其它

    • 发布日期：2019-10-15
    • 文件大小：424960
    • 提供者：weixin_38743968

  1. 三凌CX1-PLC用户手册.pdf

  2. 三凌CX1-PLC用户手册pdf,三凌CX1-PLC用户手册CX1-16R可编程控制器 1.0内部寄存器及Wo配置 表1-1为CX1型PLC的内部寄存及∥O配置情况。 表1-1:内部寄存及O配鼍 功 能 数据类刑编号(地址)数量 JO|输入继电器 X(bi)X0-×3F 64 继用来存储外部丌关信号 WX(word)|W×0~W×3 电「输出继电器 Y(bit) YYO-Y3F 64 器用来存储程序运行结果并输出 WY(word) WY0-WY3 4 内通用内部继电器 M(bit) MO-M11

  3. 所属分类：其它

    • 发布日期：2019-10-13
    • 文件大小：724992
    • 提供者：weixin_38743737

  1. 数电设计-倒计时计数器.ms14

  2. 倒计时计数器设计： ◼ 3位LED显示十进制计数器 ◼ 以自己学号后三位为倒计时开始计时初态 ◼ 0.1秒方波发生器（555实现） ◼ 具有复位清零功能 ◼ 其他可扩展功能

  3. 所属分类：其它

    • 发布日期：2020-06-28
    • 文件大小：411648
    • 提供者：m0_45068915

  1. 30进制计数器.zip

  2. 这是我们这次的数电实验题目： 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器，连接成三十进 制的计时电路。输入信号为数字脉冲信号。

  3. 所属分类：软件测试

    • 发布日期：2020-07-03
    • 文件大小：87040
    • 提供者：qq_43482287

  1. VHDL 实验三 含异步清零和同步使能的加法计数器

  2. 这是十进制计数器，当设计文件加载到目标器件后，将数字信号源的时钟 选择为 1HZ，使拨动开关 K1 置为高电平（使拨动开关向上），四位 LED 会按照实验 原理中依次被点亮，当加法器加到 9 时，LED12（进位信号）被点亮。当复位键（按 键开关的 S1 键）按下后，计数被清零。如果拨动开关 K1 置为低电平（拨动开关向 下）则加法器不工作。

  3. 所属分类：其它

    • 发布日期：2020-12-24
    • 文件大小：407552
    • 提供者：weixin_43469207

  1. 用中规模集成电路连接一个3位十进制数字显示器

  2. 逻辑电路图如下图所示。这是用三个可予置二进制计数器和控制门组成的三位异步十进制数计数器，利用4位二进制计数器可预置数的功能，实现10进制计数。计数脉冲CP加到个位计数器的时钟输入端，当计数器计数到Q3Q2Q1Q0=1001时，LD=0，在第10个时钟脉冲↑到来时，计数器接收零（∵D3D2D1D0=0000）。LD信号经过两个与门的传送延迟（相等于一个时钟周期)，作为向相邻高位计数器发出的进位脉冲，使该计数器进行加1计数，作到逢10进1。当前一个计数器第十个CP到来后，本计数器置数为零，同时向相邻

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：83968
    • 提供者：weixin_38500630
« 12 3 4 5 »