由于CMOS工艺通常只提供单电压工作，不允许探测器电压高于电路工作电压，而且深亚微米的CMOS只采用低电 压工作，这就减小了探测器耗尽区宽度，影响了探测器速度。因此采用BiCMOS工艺以解决低电压对探测器速度的 影响。在BiCMOS工艺中利用N＋隐埋层集电极作为探测器阴极，P＋源/漏注入形成阳极，低掺杂外延层形成探测器 I层，这样就形成了纵向PIN结构。由于P型隔离层将PIN的N＋阴极限制在光电二极管区域，起到了隔离探测器和 CMOS器件的作用，因此可以在光电二极管的两端加上较大电压，使得耗尽区

和利用双极工艺中隐埋层集电极实现探测器和接收器集成相比，利用CMOS工艺集成探测器接收器所需的额外工艺 步骤要少得多。利用自备低掺杂衬底，在双阱工艺基础上只需一层额外掩模版以掩蔽二极管区调整栅开启电压的 掺杂过程。为了得到较宽的耗尽区宽度以提高探测器速度和响应度，较低的外延层掺杂浓度是必需的。双极工艺中改变掺杂浓度会由于Kirk效应引起 电流增益和晶体管频率的下降，而在CMOS工艺中，由于N沟和P沟器件分别制作在阱中，因此外延层掺杂浓度的减 小对晶体管特性的影响较小。 　　图1是单电源工作的探