注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. MAX+PLUS软件的使用及设计流程

  2. MAX+PLUS软件的使用及设计流程 实验一 MAX+PLUSⅡ软件的使用及设计流程 1 实验二 七段译码器的设计 6 实验三 数码管扫描显示电路 8 实验四 八位加法器的设计 10 实验五 抢答器的设计 12 实验六 六十进制计数器设计 14 实验七 秒表的设计 16 实验八 序列检测器的设计 18 实验九 数字频率计的设计 20 实验十 数字钟的设计 22 实验十一 电子琴设计 25 附录一：EDA开发套件使用说明 27

  3. 所属分类：专业指导

    • 发布日期：2009-04-29
    • 文件大小：8388608
    • 提供者：neo_matrixv

  1. 74系列芯片资料 74564 TTL 八位三态反相输出D触发器

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-05-02
    • 文件大小：122880
    • 提供者：codychang

  1. 74系列IC带管脚图

  2. 4系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K触发

  3. 所属分类：嵌入式

    • 发布日期：2009-07-26
    • 文件大小：703488
    • 提供者：yan131423yong

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11264
    • 提供者：txwlltt

  1. 计算机组成原理 练习题与答案 本科

  2. 本科生期末试卷十三 一、 选择题（每小题1分，共10分） 1． 计算机硬件能直接执行的只有______。 A.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言 2． 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。 A.11001011 B.11010110 C.11000001 D.1100100 3． 运算器的主要功能是进行______。 A.逻辑运算 B.算术运算 C.逻辑运算与算术运算 D.初等 函数的运算 4． 某计算机字长16位，它的存贮

  3. 所属分类：C

    • 发布日期：2009-11-16
    • 文件大小：3145728
    • 提供者：kdjfkljasdf

  1. 《EDA》技术I实验指导书

  2. 很好的《EDA》技术I实验指导书！ 《EDA技术I》实验教学大纲 1 第一部分：《电子设计自动化设计》实验说明 3 一、设计题目选择的要求 3 二、提交设计报告的要求 3 三、设计题目 3 四、实验考核方式说明 4 第二部分：基于GEXIN EDAPRO/240H实验仪实验 5 题目一 MAX+PLUSII基本操作 5 题目二 QUARTUSⅡ基本操作 5 题目三 FPGA compiler基本操作 6 题目四 4bit二进制加法器设计 6 题目五 4bit频率计设计 7 题目六 计数器设计

  3. 所属分类：交通

    • 发布日期：2009-12-03
    • 文件大小：2097152
    • 提供者：huangluxing163

  1. 74LS系列集成块功能介绍

  2. 74LS系列集成块功能介绍 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc

  3. 所属分类：其它

    • 发布日期：2010-03-29
    • 文件大小：14680064
    • 提供者：xue041480

  1. eda实验指导程序 实例 等下载

  2. eda实验指导程序实验一 1位全加器设计•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••23 实验二 两位十进制计数器设计••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••32 实验三 8位串入并出寄存器设计•••••••••••••••••••••••••••••••

  3. 所属分类：专业指导

    • 发布日期：2010-05-15
    • 文件大小：3145728
    • 提供者：zzyal

  1. 数字系统设 计实验指导书.doc

  2. 第一章 MAX+PLUS II开发软件简介 ................................3 1.1 MAX+PLUS 软件的功能................................................ 3 1.1.1 MAX+PLUS II的组成 ................................................. 3 1.1.2 MAX+PLUS II的VHDL设计资源 ........................

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：1048576
    • 提供者：bhanzdan

  1. 六位加法器（逻辑门电路实现）

  2. 六位进位加法，用逻辑门电路实现的简单数电实验。包括电路图，波形图，等等，用MAX+PLUS打开。

  3. 所属分类：专业指导

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. 十六进制加法器课程设计报告

  2. 1) 设计一带6位数码管显示和24个按键的单片机系统。2) 对24个按键进行定义，使其中16个键与0-F共16个十六进制数相对应。另外几个键定义为加、减运算符和等于按键。3) 编程实现计算器的功能。其中加数和被加数最大都为5位十六进制数。

  3. 所属分类：硬件开发

    • 发布日期：2008-07-11
    • 文件大小：358400
    • 提供者：JKL651

  1. 数字元器件74系列各种器件简介

  2. 常用74系列功能介绍： 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门 74107 TTL 带清除主从双J-K

  3. 所属分类：教育

    • 发布日期：2012-10-07
    • 文件大小：30408704
    • 提供者：zzsok

  1. VLSI数字信号处理-设计与实现

  2. 目 录 第一章绪论 1.1 引言 1.2本书各章内容简介 第二章计算机算术运算及其实现 2.1 引言 2.2算术运算的数的系统 2.2.1普通基数的数的系统 2.2.2带符号数字的数的系统 2.2.3定点数的表示法 2.2.4剩余数系统 2.3二进制加法器 2.3.1基本的加法／减法器 2.3.2多级进位存储加法器树 2.3.3流水线加法器 2.4二进制乘法器 2.4.1 Baugh-Wooley补码阵列乘法器的数学原理 2.4.2 8×8位Baugh-Wooley补码阵列乘法器的VHDL实

  3. 所属分类：其它

    • 发布日期：2009-02-20
    • 文件大小：3145728
    • 提供者：luofei23

  1. 数字逻辑实验指导书

  2. 目录 第一部分 实验准备 第一章 数字逻辑实验要求 预备-1 第二章 数字逻辑实验基本知识 预备-2 第三章 MAX+plus II实验操作步骤 预备-5 第二部分 实验 实验一 逻辑门电路的功能与测试 实验-1 （一） 或门的逻辑功能测试 （二） 与非门74LS00的逻辑功能测试 （三） 或非门74LS02的逻辑功能测试 （四） 与非门74LS20的逻辑功能测试 （五） 异或门74LS86的逻辑功能测试 实验二 复合逻辑电路功能的实现测试 实验-6 （一） 用与非门组成异或门并测试验证其功能

  3. 所属分类：讲义

    • 发布日期：2018-11-27
    • 文件大小：737280
    • 提供者：qq_41614770

  1. 用verilog编写16位加法器乘法器自动售货机.pdf

  2. 包括如下实验的verilog设计报告：实验 1 十六位超前进位加法器、实验二 十六位加减法器、实验三 十六位的乘法器、实验四 自动售货机设计。有设计思路、程序代码、测试代码和仿真波形结果。

  3. 所属分类：电信

    • 发布日期：2020-04-27
    • 文件大小：288768
    • 提供者：weixin_42596755

  1. 【FPGA系统—Verilog设计实验汇总】10个数字系统电路

  2. 一、4位半加法器的Verilog实现 二、138译码器的Verilog实现 三、并行输入串行输出移位寄存器 四、带异步复位和置位、上升沿触发的触发器 五、模10计数器 六、停车位剩余计数显示牌的Verilog实现 七、银行排号机系统电路 八、分频器（2的偶数分频、16分频(占空比为2:14)、5分频） 九、四选一数据选择器——testbench仿真 十、ASK调制、FSK调制(正弦波) ———————————————— 原文链接：https://blog.csdn.net/qq_42605300

  3. 所属分类：硬件开发

    • 发布日期：2020-06-18
    • 文件大小：1010688
    • 提供者：qq_42605300

  1. Logisim -------运算器设计.circ文件

  2. 运算器设计部分实验快速加法器, 八位可控加法器,十六位快速加法器设计. 四位快速加法器设计，四位先行进位等实验一设计

  3. 所属分类：其它

  1. 阵列乘法器的设计与实现.rar

  2. 四位阵列乘法器的原理框图如图1.1所示，X=X1X2X3X4 Y=Y1Y2Y3Y4且X为被乘数的输入端，Y为乘数的输入端，M=M0M1M2M3M4M5M6M7为乘积的输出端。其基本原理是阵列的每一行送入乘数Y的每一位数位，而各行错开，形成的每一斜列则有被乘数X的每一位控制。 四位阵列乘法器的整体设计包含十六个加法器模块，虽然加法器数量多，但内部规则化，标准化程度高。加法器模块中由一个与门和一个全加器构成，由四个与门、两个异或门、一个三端接口的或门构成的全加器为底层设计。 顶层的四位阵列乘法器也

  3. 所属分类：其它

    • 发布日期：2020-07-11
    • 文件大小：378880
    • 提供者：u012429555

  1. dsd:数字系统设计-源码

  2. 数字系统设计（DSD） ： （超高速集成电路）硬件描述语言 教科书：Bryan Mealy和Fabrizio Tappero的 IEEE 1076-2019： IEEE 1164-1993： GHDL开源模拟器Tristan Gingold 包括hello_world，半加法器，全加法器，D触发器，T触发器，4对1多路复用器和1对4多路解复用器 现场可编程门阵列（ ）的实验室 Digilent Digilent Nexys 4 DDR更名为Nexys A7-100T Digilent外

  3. 所属分类：其它

    • 发布日期：2021-03-10
    • 文件大小：1048576
    • 提供者：weixin_42181686
« 12 »