注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 华为数字系统设计培训资料全集【整理篇】【华为绝密资料】part1

  2. 注：请把part1、part2、part3、part4全部下载后放到一起解压 内含 《FPGA技巧Xilinx》 《Verilog HDL 华为入门教程·华为》 《Verilog典型电路设计·华为》 《华为_大规模逻辑设计指导书·华为》 《华为同步电路设计规范·华为》 《硬件工程师手册_全·华为》…… 17 4 Verilog HDL 基本语法 .................................................... 16 3.3.4 混合设计描述 ......

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：1048576
    • 提供者：tanhaijun2007

  1. 华为数字系统设计培训资料全集【整理篇】【华为绝密资料】part2

  2. 注：请把part1、part2、part3、part4全部下载后放到一起解压 内含 《FPGA技巧Xilinx》 《Verilog HDL 华为入门教程·华为》 《Verilog典型电路设计·华为》 《华为_大规模逻辑设计指导书·华为》 《华为同步电路设计规范·华为》 《硬件工程师手册_全·华为》…… 17 4 Verilog HDL 基本语法 .................................................... 16 3.3.4 混合设计描述 ......

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：1048576
    • 提供者：tanhaijun2007

  1. 华为数字系统设计培训资料全集【整理篇】【华为绝密资料】part3

  2. 注：请把part1、part2、part3、part4全部下载后放到一起解压 内含 《FPGA技巧Xilinx》 《Verilog HDL 华为入门教程·华为》 《Verilog典型电路设计·华为》 《华为_大规模逻辑设计指导书·华为》 《华为同步电路设计规范·华为》 《硬件工程师手册_全·华为》…… 17 4 Verilog HDL 基本语法 .................................................... 16 3.3.4 混合设计描述 ......

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：1048576
    • 提供者：tanhaijun2007

  1. 华为数字系统设计培训资料全集【整理篇】【华为绝密资料】part4

  2. 注：请把part1、part2、part3、part4全部下载后放到一起解压 内含 《FPGA技巧Xilinx》 《Verilog HDL 华为入门教程·华为》 《Verilog典型电路设计·华为》 《华为_大规模逻辑设计指导书·华为》 《华为同步电路设计规范·华为》 《硬件工程师手册_全·华为》…… 17 4 Verilog HDL 基本语法 .................................................... 16 3.3.4 混合设计描述 ......

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：1048576
    • 提供者：tanhaijun2007

  1. 数字逻辑与数字系统设计习题答案王永军 李景华

  2. 第一章 数字逻辑基础 作业及参考答案 （2008.9.25） P43 1-11 已知逻辑函数 ，试用真值表、卡诺图和逻辑图表示该函数。 解：（1）真值表表示如下： 输 入 输出 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 （2）卡诺图表示如下： 00 01 11 10 0 0 1 0 1 1 1 1 1 1 由卡诺图可得 ＝ （3）逻辑图表示如下： 1-12 用与非门和或非门实现下列函数，并画出

  3. 所属分类：C

    • 发布日期：2010-03-29
    • 文件大小：5242880
    • 提供者：cheerup8

  1. YDT 1958-2009 准同步数字体系(PDH)虚级联和通用成帧规程(GFP)帧映射技术要求

  2. 本标准规定了准同步数字体系(POH) 信号虚级联接口的规范和通用成帧规程(GFP)帧映射进POH的方法。 本标准适用于将以太网或其他数据业务信号通过具有POH接口的传送网络进行传输的系统。

  3. 所属分类：网络基础

    • 发布日期：2010-08-11
    • 文件大小：479232
    • 提供者：liangzi107

  1. Verilog HDL数字系统设计

  2. 全书共分3个部分，第1部分数字电路的基础：第2、3章和第4章，主要介绍数字电路基础的基础知识以及Verilog HDL的基本语法，这3章的内容是全书的基础。 第2部分介绍基于Verilog HDL的数字电路设计方法，包括第5-10章。其中第5、6章主要介绍基本组合逻辑电路，规则时序逻辑电路的设计方法。第7-10章介绍较复杂的同步数字系统设计方法，包括同步有限有限状态机的设计、有限状态机+数据通道结的构数字设计以及数字系统的时序分析的基本原理。 第3部分给出了一个完整的SPI主机接口模块的设计实

  3. 所属分类：硬件开发

    • 发布日期：2012-08-16
    • 文件大小：8388608
    • 提供者：wayne1025

  1. 同步数字系统设计基础

  2. 同步数字系统设计基础 标准状态机描述实例以及各种电路标准描述

  3. 所属分类：硬件开发

    • 发布日期：2012-11-16
    • 文件大小：995328
    • 提供者：mingyuanxian666

  1. 串行序列信号延时测试系统

  2. 串行序列信号延时测试电路的功能是，由本测试系统送出一串串行序列信号，该串行序列信号送出后经过线路传输产生一定时间的延迟再返回到本系统，系统收到信号后判断是否为本系统发送的信号，若是，则同时测量出信号在传输过程中延迟的时间并显示出来

  3. 所属分类：硬件开发

    • 发布日期：2016-03-23
    • 文件大小：2097152
    • 提供者：qingyan12

  1. 智能化数字系统控制液压滑模施工工艺探究

  2. 在滑模施工过程中,千斤顶保持水平、同步滑升是保证施工工艺、施工质量的关键。因此,对千斤顶爬升标高、爬升与停止全过程的实时监测和控制至关重要。在保持原液压控制系统功能基本不变的情况下,通过增加数字化控制系统,使滑模施工全过程中的数据采集、处理及控制实现了数字化、智能化。有效地克服了传统液压滑模不能实时监测、控制而常出现滑升偏差的弊端。通过智能化系统的改造使滑模实现了机械化程度高、滑模控制精度好、施工进度快、安全系数高、工程质量好等特点,取得了良好的经济效益、社会效益。

  3. 所属分类：其它

    • 发布日期：2020-05-02
    • 文件大小：148480
    • 提供者：weixin_38674763

  1. SIMADYN D全数字系统在中板四辊主轧机改造上的开发与应用.pdf

  2. SIMADYN D全数字系统在中板四辊主轧机改造上的开发与应用pdf,SIMADYN D全数字系统在中板四辊主轧机改造上的开发与应用PN16 S:2 图 SIMADYN D系统硬件配置图 1〉—去△组整流柜晶闸管触发脉冲 2〉—去丫组整流柜晶闸管触发脉冲 3>从SA6C来的同步电源检测 5〉接操作面板OP2 该套控制系统主要包括CPU中央处理器模板PM16和两块 PG16,通讯缓冲板MM11,触发脉冲转换板SE20.2,IO板EMl1, 通讯接口板CS7以及机架间通讯板CS12(22)

  3. 所属分类：其它

    • 发布日期：2019-10-11
    • 文件大小：180224
    • 提供者：weixin_38744153

  1. 同步数字体系传输系统网络管理监控实现

  2. 针对同步数字体系传输系统中的切点网元控制板发生故障后,系统无法监控子环各节点状态的问题,以某集团公司的同步数字体系传输系统切点网元控制板故障为例,分析了该故障产生的原因,提出了相应的解决方案,即把子环任一网元控制板的Qx接口接入网络管理终端,从而实现对除故障节点外的整个子环网的监控。实际应用表明,该解决方案能够实现对同步数字体系传输系统承载的调度通信、视频会议等业务的实时监控。

  3. 所属分类：其它

    • 发布日期：2020-07-17
    • 文件大小：226304
    • 提供者：weixin_38696458

  1. 数字系统的时钟电路设计

  2. 所有的数字电路都需要依靠时钟信号来使组件的运作同步，每单位时间内电路可运作的次数取决于时钟的频率，因此时钟运作的频率即被大家视为系统运作的性能指针。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：91136
    • 提供者：weixin_38661650

  1. 基于FPGA的PCM30/32路系统信号同步数字复接设计

  2. 在现代数字通信系统中，为了扩大信道的传输容量提高信号传输效率，常采用数字复接的技术。在分析了PCM30/32路系统基群信号帧结构的基础上，以EDA综合仿真设计软件QuartusⅡ8.0为开发平台，利用Verilog HDL硬件描述语言进行系统建模，设计了一种基于FPGA的同步数字信号复接系统。经过对系统的功能仿真测试及综合布局布线分析，验证了输入/输出的逻辑关系，实现了系统中在发送端进行数字

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：340992
    • 提供者：weixin_38620741

  1. 基于FPGA 的卫星便携站的同步数字复接器的设计

  2. 本文利用软件Quartus II 5. 1 和VHDL 硬件语言进行设计和仿真,实现一个基于FPGA 的卫星便携站的同步数字复接系统的设计。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：273408
    • 提供者：weixin_38556737

  1. 嵌入式系统/ARM技术中的 MIPS32 1004K 同步处理系统授权给Mobileye

  2. 为数字消费、家庭网络、无线、通信和商业应用提供业界标准处理器架构与内核的领导厂商美普思科技公司（MIPS Technologies, Inc., 纳斯达克代码：MIPS）宣布，全球视觉式（vision-based）防撞系统厂商 Mobileye 公司已获得其多线程、多处理 MIPS32? 1004K? 同步处理系统（CPS）授权。Mobileye 将在其新一代 EyeQ? 视觉式 SoC 中采用 1004K CPS，用于驾驶辅助系统。Mobileye 在其现有的 EyeQ2? SoC 中已采用了

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：89088
    • 提供者：weixin_38691256

  1. 嵌入式同步时钟系统的设计与实现详解

  2. 同步时钟系统是同步设备中实现同步通信的核心，因此，要实现数字同步网的设备同步就要求同步时钟系统一方面要能提供精确的定时同步，另一方面还要能方便实现网络管理中心对同步时钟的管理。本文详细介绍了利用嵌入式微控制器MSP430单片机和数字锁相环(DPLL)来实现嵌入式同步时钟系统的方案和设计实例。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：173056
    • 提供者：weixin_38719890

  1. 嵌入式系统/ARM技术中的嵌入式同步时钟系统的设计与实现详解

  2. 同步时钟系统是同步设备中实现同步通信的核心，因此，要实现数字同步网的设备同步就要求同步时钟系统一方面要能提供精确的定时同步，另一方面还要能方便实现网络管理中心对同步时钟的管理。本文详细介绍了利用嵌入式微控制器ＭＳＰ４３０单片机和数字锁相环（ＤＰＬＬ）来实现嵌入式同步时钟系统的方案和设计实例。 　　系统总体结构 　　同步设备的同步时钟系统要求能达到３级时钟标准，可使用从ＳＤＨ网络上提取的时钟或外部时钟源来作为同步的基准时钟信号，同时也可以通过时钟模块自振来产生时钟信号。产生的这些同步时钟信号为

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：155648
    • 提供者：weixin_38708223

  1. EDA/PLD中的同步数字复接的设计及其FPGA实现

  2. 摘要：在简要介绍同步数字复接基本原理的基础上，采用VHDL语言对同步数字复接各组成模块进行了设计，并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真，取得了正确的设计结果，同时利用中小容量的FPGA实现了同步数字复接功能。 关键词：同步数字复接/分接 FPGA位同步 帧同步检测基群速率数字信号的合成设备和分接设备是曜网络中使用较多的关键设备，在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来，随着需要自建内部通信系统的公司和企业不断增多

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：100352
    • 提供者：weixin_38703980

  1. 嵌入式同步时钟系统的设计与实现

  2. 摘    要：本文介绍了一种基于嵌入式微控制器MSP430构建的嵌入式同步时钟系统的设计与实现方案，在实现了网络时钟同步的基础上又提供了方便易用的网络管理接口。关键词：同步时钟；MSP430单片机；数字锁相环；CPLD 同步时钟系统是同步设备中实现同步通信的核心，因此，要实现数字同步网的设备同步就要求同步时钟系统一方面要能提供精确的定时同步，另一方面还要能方便实现网络管理中心对同步时钟的管理。本文详细介绍了利用嵌入式微控制器MSP430单片机和数字锁相环(DPLL)来实现嵌入式同步时钟系

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：78848
    • 提供者：weixin_38567813
« 12 3 4 5 6 7 8 9 10 ... 50 »