注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DDRSDRAM控制器的设计及FPGA实现

  2. 随着各种处理器工作频率的加快,存储器的读写速度以及外围控制电路的性能也就愈加成为直接制 约系统性能的瓶颈。而SDRAM是一种在外部同步时钟控制下完成数据读写的存储器,和一般的DRAM 一样, SDRAM需要周期性的刷新操作,访问前必须先给出行列地址。其输入信号都用系统时钟的上升沿 锁存,使器件可以与系统时钟完全同步操作而不需要握手逻辑。它内嵌了一个同步控制逻辑以支持突发 方式进行的连续读写访问,能够达到比传统异步DRAM快数倍的存取速度。而且只要给出首地址就可 以对一个存储块访问,不需要系统产

  3. 所属分类：嵌入式

    • 发布日期：2011-03-24
    • 文件大小：797696
    • 提供者：victor116

  1. 代码优化：有效使用内存.part3

  2. 本书系统深入地介绍了各种代码优化编程技术。全书分为4章。第1章集中介绍如何确定程序中消耗CPU时钟最多的热点代码的所谓程序剖析技术以及典型部分工具的实用知识。第2，3章分别全面介绍RAM了系统与高速缓存子系统的代码优化知识。第4章主要介绍了机器代码优化技术。各章在讨论基本原理的同时详细给出了代码实例，并对优化性能进行了定量的分析。该书特别适合于作为应用程序员及系统程序员的学习与开发之用。同时，本书对在硬件方面的专业人员与技术工作者有一定的参考价值。 图书目录： 第1章程序剖分 1.1剖分的目标

  3. 所属分类：其它

    • 发布日期：2011-04-11
    • 文件大小：4194304
    • 提供者：eureky

  1. 代码优化：有效使用内存.part1

  2. 本书系统深入地介绍了各种代码优化编程技术。全书分为4章。第1章集中介绍如何确定程序中消耗CPU时钟最多的热点代码的所谓程序剖析技术以及典型部分工具的实用知识。第2，3章分别全面介绍RAM了系统与高速缓存子系统的代码优化知识。第4章主要介绍了机器代码优化技术。各章在讨论基本原理的同时详细给出了代码实例，并对优化性能进行了定量的分析。该书特别适合于作为应用程序员及系统程序员的学习与开发之用。同时，本书对在硬件方面的专业人员与技术工作者有一定的参考价值。 图书目录： 第1章程序剖分 1.1剖分的目标

  3. 所属分类：其它

    • 发布日期：2011-04-11
    • 文件大小：14680064
    • 提供者：eureky

  1. 代码优化：有效使用内存.part2

  2. 本书系统深入地介绍了各种代码优化编程技术。全书分为4章。第1章集中介绍如何确定程序中消耗CPU时钟最多的热点代码的所谓程序剖析技术以及典型部分工具的实用知识。第2，3章分别全面介绍RAM了系统与高速缓存子系统的代码优化知识。第4章主要介绍了机器代码优化技术。各章在讨论基本原理的同时详细给出了代码实例，并对优化性能进行了定量的分析。该书特别适合于作为应用程序员及系统程序员的学习与开发之用。同时，本书对在硬件方面的专业人员与技术工作者有一定的参考价值。 图书目录： 第1章程序剖分 1.1剖分的目标

  3. 所属分类：其它

    • 发布日期：2011-04-11
    • 文件大小：14680064
    • 提供者：eureky

  1. 组成原理作业1-10章答案（唐朔飞

  2. 第一章 计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯•诺依曼计算机的特点是什么？ 解：冯•诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按

  3. 所属分类：专业指导

    • 发布日期：2011-10-24
    • 文件大小：1048576
    • 提供者：wangyi110cs

  1. 超高概率硬件工程师笔试题

  2. 硬件笔试题 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律 电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。 电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出

  3. 所属分类：专业指导

    • 发布日期：2012-03-27
    • 文件大小：102400
    • 提供者：huangshuisheng

  1. 代码优化:有效使用内存英文版(chm版)

  2. 现在网上流行较多的是中文版,pdf的，不过很不清晰， 所以好不容易找了个英文版的，原汁原味. 本书系统深入地介绍了各种代码优化编程技术。全书分为4章。第1章集中介绍如何确定程序中消耗CPU时钟最多的热点代码，即有关所谓程序剖分技术，以及典型剖分工具的实用知识。第2、3章分别全面介绍RAM子系统与高速缓存子系统的代码优化知识。第4章主要介绍机器代码优化技术。各章在讨论基本原理的同时，详细给出了典型的代码实例，并对优化性能进行了定量的分析。 　　该书特别适合于作为应用程序员及系统程序员的学习与开发

  3. 所属分类：硬件开发

    • 发布日期：2008-09-21
    • 文件大小：10485760
    • 提供者：likefermat

  1. 浅谈PCIe体系结构

  2. 浅谈PCIe体系结构 浅谈PCIe体系结构 - 1 - 目录 - 1 - 第I篇PCI体系结构概述 - 1 - 第1章PCI总线的基本知识 - 3 - 1.1 PCI总线的组成结构 - 6 - 1.1.1 HOST主桥 - 6 - 1.1.2 PCI总线 - 7 - 1.1.3 PCI设备 - 7 - 1.1.4 HOST处理器 - 8 - 1.1.5 PCI总线的负载 - 9 - 1.2 PCI总线的信号定义 - 10 - 1.2.1 地址和数据信号 - 10 - 1.2.2 接口控制信号

  3. 所属分类：硬件开发

    • 发布日期：2013-09-26
    • 文件大小：4194304
    • 提供者：whoami7788

  1. PCI Express体系结构导读Part1

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15728640
    • 提供者：netcard316

  1. PCI Express体系结构导读Part2

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15728640
    • 提供者：netcard316

  1. PCI Express体系结构导读Part3

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15728640
    • 提供者：netcard316

  1. PCI Express体系结构导读Part4

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15728640
    • 提供者：netcard316

  1. PCI Express体系结构导读Part5

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：5242880
    • 提供者：netcard316

  1. nvdla 入门翻译文档.pdf

  2. 翻译的NVDLA 加速引擎的文档，学习交流，一块进步！PU cPU Microcontroller DRAM AVULA NVD_A DODI SFAMI Small NVDLA system Large"NVDLA system 小NDLA模型 小型 NVDLA模型在以前不可行的领域开辟了深度学习技术。此模型非常适合对成本因素 比较敏感的物联网(IoT)类设备、A丨以及面向自动化的系统领域。这些系统具有明确的应 用方向,其成本、面积和功率是主要注意事项。通过N√DLA可配置实现资源节约(在成本

  3. 所属分类：硬件开发

    • 发布日期：2019-08-31
    • 文件大小：510976
    • 提供者：weixin_42119147

  1. TMS320DM646X_DMSoc_Vedio_Port_Interface(VPIF)使用向导中文

  2. TMS320DM646X_DMSoc_Vedio_Port_Interface(VPIF)使用向导中文括亮度分量和色度分量)以及在 SDRAM的存放方法和存放位置。 表格图 以上所有的参数L1-12以及一帧视频数据的大小(特指垂直高度,也就是一帧总的行数, 也就是L1到L12之间的距离,比如,标准的8位bt656,那么其行数为625)都可以用软件设 置相关寄存器进行配置。如果垂直消隐期间,通过寄存器配置的 EAV/SAV码的数值,与 DM6467检测到的EAV/SAV码的数值不一致的时候,以寄存

  3. 所属分类：硬件开发

    • 发布日期：2019-03-01
    • 文件大小：637952
    • 提供者：qmshc123

  1. DDR SDRAM的写操作

  2. DDR SDRAM的写操作如图所示。仍然是与同步DRAM相同，瞪着ACT指令的发出而发出WRITE指令。但DDR－SDRAM数据不是与WRITE指令同时发出的，而是在一个时钟后赋予数据，这是与同步DRAM的不同之处。 　　图 DDR－SRAM的写操作 　　另外，DDR－SDRAM锁存数据的时序不是利用CLK，而是利用DQS信号。在DRAM控制器端确定数据后等待若干个延迟时间，选通DQS。而DDR SDRAM端则在该变化沿处锁存数据。 　　进行读操作时，DDR SDRAM输出的DQS具有与

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：68608
    • 提供者：weixin_38747444

  1. DDR－SDRAM的操作

  2. DDR SDRAM的读操作如图所示。发出ACT指令后，只经过tRCD时间后发出所要进行的READ指令，这一流程是与同步DRAM相同的，是与CLK的上升沿同步进行的。从图中我们可知道，之后的数据传输是以2倍的速率进行的。               图 DDR SDRAM的读操作 　　由于可以利用1／2时钟，所以CAS延迟时间也不只是整数值，也有＋0.5的取值。该图中的操作实例的CAS延迟时间为2.5。 　　如图所示，DDR－SDRAM与数据一起驱动DQS信号，DQS与数据一起变化，所以主

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：71680
    • 提供者：weixin_38598745

  1. 同步DRAM的写操作

  2. 同步DRAM的写操作如图所示，与读操作相同，都是与时钟上升沿同步地赋予指令及数据的。 　　图 SDRAM的写操作 　　（1）行地址与存储块编号指定  　　向处于IDLE状态的同步DRAM发出ACTV指令，同时赋予行地址和存储块编号，据此，激活相应的存储块，使之处于能够接受下－写指令的状态。  　　（2）发出写指令  　　发出ACTV指令后，只要经过tRCD时间的等待，就可以处于能接受下一指令的状态，与列地址、写入数据一起发出WRITE指令。与读操作时不同的是，不必在意延迟时间，可与指令同

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：61440
    • 提供者：weixin_38659527

  1. 同步DRAM的读操作

  2. 同步DRAM的读操作示例如图所示，所有操作都是以时钟的上升沿为基准进行的，与前面的状态迁移图结合相信会更容易明白。  　　图 SDRAM的读操作 　　（1）行地址与存储块编号的指定 　　首先，因为同步DRAM处于IDLE状态，所以在此发出利用了RAS、CAS、WE及“信号的ACTV指令。同时分别赋予A0～A12、BA0／BA1行地址和存储块编号，据此激活所指定的存储块，移向ROW ACTIVE状态。此后如果等待tRCD时间，则可以接受下一指令。这个tRCD时间记录于数据手册中，HM522

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：69632
    • 提供者：weixin_38663193